Forum: FPGA, VHDL & Co. CLK von 10 MHz


von Sergio (Gast)


Lesenswert?

Hallo,

wie kann ich eines Clocks von 1MHz ein Ausgangsclock von 10MHz
kriegen.

Danke & Grüße,

Sergio

von FPGA-User (Gast)


Lesenswert?

Hi Sergio,

das wird schwierig, die PLLs und DCMs in FPGAs benötigen
meist einen Mindest-Takt der so um die 10-20 MHz liegt.
Da wirst Du einen speziellen Clock-IC bemühen müssen,
da sollte sich was finden lassen.

von TobiFlex (Gast)


Lesenswert?

Wie groß darf denn der Jitter sein?
Wenn der unkritisch ist könnte man aus einem höheren Takt (z.B 100MHz)
per Teiler die 10MHz erzeugen und diesen Teiler mit jeder steigenden
Flanke des 1MHz Signals korrigieren.
Viele Grüße
TobiFlex

von Sergio (Gast)


Lesenswert?

ICh versuche die Taktsignal mit VHDL kriegen.

Danke schön und Grüße,

Sergio

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.