Puls-Erzeugung

in etwa so:

signal old_state: std_logic;
process(clk)
if reset = '1' then
 out <= '0';
 old_state <= '0';
elsif rising_edge(clk) then
 if (old_state = '1' and in='0') then
  out <= '1;
 else
  out <= '0';
 end if;
 old_state <= in;
end if;

ups da fehlt noch das begin und end process;
;)

process(clk, nReset)
begin
 if nReset='0' then
 ...
 elsif clk'event and clk='1' then
   s1 <= DeinSignal;
   s2 <= s1;
 end if;
end process;

Signal_FALL <= not s1 and s2; --das ist jetzt die fallende Flanke
Signal_RISE <= s1 and not s2; -- und das ist die steigende Flanke

Bitteschön,

Kest

@ Kest:

Macht es eigentlich einen Unterschied, ob die Signal FALL und RISE
innerhalb des Prozesses stehen, oder nicht?!?

Gurß
Tom

Ein Unterschied besteht darin, dass, wenn die Signale im Prozess stehen,
FlipFlops entstehen. Sonst hast Du einfach einen (oder zwei) Gatter.


Gruß

Kest

@Karadur:

hab jetzt nicht verstanden, wie es funktionieren soll (mit NOR). Wo ist
die Zeitliche Abhängigkeit? Ohne FlipFlops klappt es nähmlich nicht.

Kest

@Karadur:
Du meinst xor, nicht nor, oder?
Sonst versteh ich es nicht. Aber selbst dann bekommst du doch auch bei
Steigender Flanke einen Impuls.

Gruß

Tom

das geht schon mit dem NOR, es gibt nur bei der
fallenden Flanke einen Impuls.

In "programmierbarer Logik" würde ich das aber nicht
empfehlen, solche Designs können ein lustiges
Eigenleben entwickeln. (Aber es steht natürlich jedem
frei, seinem Chef zu erklären, warum man 2 Wochen
mehr Fehlersuche gebraucht hat)

ahh, ja, stimmt. Denkfehler.
(wenn "ungerade" steht sollte man auch "ungerade" denken)