mikrocontroller.net

Forum: FPGA, VHDL & Co. Xilinx CPLD XC9572XL


Autor: Gi-Gi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo, vielleicht könnt ihr mir helfen,
ich habe eine Platine auf der man einen CPLD XC9572XL (und div. andere
CPLD's) programmieren kann zusammengebaut. Programmiert wird das ganze
mit dem ISE WebPack von Xilinx (ver.7.1i)

Jetzt mein Problem:
wenn ich einen Schaltplan im Schematic eingebe, die UCF-Datei erstelle
usw. usw. funktioniert zwar das programm aber die pins geben immer High
aus obwohl laut Programm LOW anliegen sollte! Dies ist jedoch nicht bei
"OR-Verknüpfungen" so, hat jemand eine Idee an was das liegen könnte?
hab ich vergessen etwas einzustellen?
PS: es hilft auch nicht die Ausgänge über Inverter anzusteuern, der
Ausgang bringt trotzdem High. Die Verknüpfung an sich funktioniert.
d.h. wenn ich "Pin35 and Pin36 = Pin24" als Schaltfunktion eingebe
leuchtet die Diode an Pin24 und wenn 35+36 gesetzt werden geht p24
aus!?

Danke schon mal fürs lesen, und wenn jemand was weiß...

Gruß Georg

Autor: Tobias O. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nicht benutzte Pins werden automatisch entweder mit "pull up" oder
"pull
down" Widerständen belegt je nachdem was du einstellst. Scheint so das
du die Pins nicht benutzt, und dann kommt sowas dabei rauskommt.

Gewöhn dir mal an deine Programme mit VHDL oder Verilog zu schreiben,
mit der Eingabe durch Schematic schleichen sich leicht Fehler ein.

Autor: Gi-Gi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für den Tipp mit VHDL bzw. Verilog, das Problem ist, manche
Aufgaben sind für die Fachhochschule als Übung gedacht, und dort wird
das meiste (zumindest jetzt) über das Schematic gemacht... :(

Übrigens des Rätzels Lösung ist die etwas ältere Version des ISE
WebPack (hab jetzt die 6.3 und mit der funktioniert es tadellos!

Trotzdem DANKE, und für private Zwecke werd ich mich dann mal tiefer in
VHDL einarbeiten..

Autor: Tobias O. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Aus einem ähnlichen Grund bin ich auch wieder auf 6.3 umgestiegen, na
dann viel Erfolg!

Autor: Xenu (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Übrigens des Rätzels Lösung ist die etwas ältere Version des ISE
>WebPack (hab jetzt die 6.3 und mit der funktioniert es tadellos!


Bei der 7.1er-Version musst Du Dir die Service-Packs installieren.

Autor: Gi-Gi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Service Packs hatte ich extra runtergeladen, evtl hab ich nen Fehler
gemacht..

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.