externe Beschaltung FPGA: vhdl -> pin config ?

Sssssss Gast #297588
Lesenswert?
• ▲
▼ 
Hi!

Ich bin gerade dabei eine Platine zu entwerfen/zu layouten
wo ein Xilinx Spartan3 (400k) verbaut wird.

Am Fpga hängen:
- 2 512K ASRAMS
- 1 SRAM emulation zu nem DSP hin
- 4 CMOS Kameras
- 1 serieller output
- 1 Platform Flash
- jtag
- einige LEDs
- ein taster

Ich werde somit fast alle IO Pins belegen bei meinem FPGA.

Ich hab mir die Appnote von Xilinx angesehen, habe ich das
richtig verstanden dass mir das PACE tool
einen Vorschlag zur externen Verdrahtung machen kann wenn ich
meinen vhdl code als eingabe habe ?

Muss ich mich daran halten ?
Der Platz ist sehr beschränkt...
Ich hatte vor einfach alles so zu belegen wie es am besten passt und
dann mal den vhdl code zu kompilieren mit den eingaben obs
laufzeittechnisch etc hinhaut.

Ausserdem habe ich noch eine Frage zu den parallel programming Pins:
Die kann man ja scheinbar auch als normale IOs benutzen, oder hab ich
das falsch verstanden ?
Zum "programmieren" verwende ich einen seriellen Platform flash von
Xilinx.

Danke schonmal für alle Tipps ;)

Gruss, Simon
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Sven Johannes Gast #297589
Lesenswert?
• ▲
▼ 
Moin...

Wenn du das Place&Route durchlaufen läßt muss der Placer Annahmen
machen, wo die Pads angeschlossen werden sollen. Die schreibt er in den
"Post P&R Pad Report". Kannst du übernehmen oder halt per Constraint
selbst platzieren, das Tool heisst dafür PACE.

Allerdings kann ich deine Besorgnis nicht ganz teilen. Ich komme auf
kaum 100 Pins (Schätzdaumen). Nebenbei: Was sind das für Kameras die da
zum Einsatz kommen? Nur mal Interesse halber.

--
 Sven Johannes
Antwort Zitieren Bearbeiten Löschen Beitrag melden
null,nix Gast #297590
Lesenswert?
• ▲
▼ 
Hi!

Ich hatte das so verstanden dass er das irgendwie auch noch optimiert.
Wenn er das nur platziert kann ich das ja einfach ändern.
Bei dem Prototyp habe ich alles von Hand eingegeben (eval board).

Also zum Pincount: der PQ204 hat wohl 141 I/Os wenn ich das richtig im
Kopf habe.
2x SRAM: 19 + 2*(16+3) = 57
sram emu zum dsp = 19 + 16 + 3 = 38
4x Kamera = 4 * (8+2) + 2 = 42
= 137

die Leds und der serielle Port teilen sich die IOs mit dem zweiten
Sram.
Man kann dann halt nur eines von beiden einlöten/betreiben.
Vorerst ist das zweite Sram nur für zukünftige Erweiterung gedacht.

Ist also mehr als Knapp ;)
Evtl fällt das zweite Ram auch noch ganz weg, mal sehen...
Später soll das ganze evtl mal mit einem größeren BGA Fpga realisiert
werden.

Kameras:
Das sind VGA Kameramodule von Micron MT9V111 oder evtl nehmen wir auch
welche von Agilent.
Steht noch nicht ganz fest.
Im Prototypen läuft momentan eine Micron Kamera.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren