Forum: FPGA, VHDL & Co. Kein clk im Xilinx


Kein clk im Xilinx
von Stephan Wittig (Gast)

Angehängte Dateien:
Lesenswert?
• ▲
▼ 
Hallo zusammen!

Ich versuche mich mit  Xilinx ISE 7.1 an der FPGA-Programmierung.
Wie überzeuge ich Xilinx PACE (Pinout and Area Constraints Editor)
davon, dass mein Input clk_p der Eingang für den GCK-Pin ist? Ich darf
clk_p nahezu überall hinlegen, aber nicht auf GCK0 meines Chips, warum?
Ich hab mal ein ganz einfache Beispiel angehängt. Sieht jemand meinen
Fehler? clk_p soll den Takt intern für FFs usw. bilden.

Danke
Stephan

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Kein clk im Xilinx
von Stephan Wittig (Gast)

Lesenswert?
• ▲
▼ 
Jetzt hab ichs doch vergessen: Gerät ist ein Xilinx XC2s100e ft256 -7
(Spartan IIe). Entschuldigung.

Stephan Wittig

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Kein clk im Xilinx
von Sven Johannes (Gast)

Lesenswert?
• ▲
▼ 
Moin...

Du willst das Signal an einen IBUFG führen, kann es sein das man im S2
da nur die globalen ranhängen kann?

Sollte dann aber erst beim Routing auffallen? Gehen die anderen GCLK
Eingänge`?

--
 Sven Johannes

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.