Gast
#297982
Hallo zusammen, ich hätte mal eine Frage respektive Statemachines Ich habe ein Modul programmiert, dass zwei Statemachines in der Architektur enthält. Die eine SM liest zwei Frames bei mit entsprechenden Startsignalen ein und verkettet diese beiden Signale. Die zweite SM liest die in der SM2 verketteten und gespeicherten Signale mit einem anderen Startsignal aus. In der Simulation klappt es soweit, nur im Synthesebericht wird nur die erste Statemachine mit Ihren States nach der HDL Synthese angezeigt, die zweite nicht. Kann es sein, dasss innerhalb der Synthese die zweite SM als Ausgangs-SM der ersten SM angesehen wird?!? Dürfte doch eigentlich nicht sein, da die Zustände der SMs verschieden sind.... Gruß Tom