PLL-Input

[Markus B. (elektronik-bastler)]

Hallo Zusammen,

ich hätte ein paar Fragen zu den PLL-Inputs eines FPGA, die ich noch
nicht ganz verstehe.
Was genau kann man mit diesem PLL-Eingang anstellen?
Kann man einen Oszillator an diesen anschliessen um intern eine
vielfache Frequenz des aussen beschalteten Oszillators zu erlangen?
Was hat dies für einen Einfluss auf die Gatterlaufzeiten?

Kann ich mehrere PLL-Eingänge mit verschiedenen Takten belegen und
dabei die intern ablaufenden Prozesse jeweils von einem anderen Takt
bestimmen?
Wenn ihr eine gute Seite kenn, auf der mir weitergeholfen werden kann
mit noch mehr Hintergrundinformationen und einem Einführungsbeispiel,
würde ich mich sehr freuen.

Danke für eure Antworten.

[Jörn K. (joern)]

An den PLL Eingang wird normalerweise ein Taktsignal angeschlossen, das
auf ein PLL geht. Mit der PLL ist es mögoch die Taktfrequenz zu
vervielfachen oder runterteilen. Außerdem ist es möglich einen
Phasenversatz zwischen zwei Takten zu erzeugen. (Angaben bezogen auf
PLLs in Altera Bausteinen (S2 und C2).

Gruß Jörn

Ansonsten: Handbuch des FPGAs lesen ;)

[FPGA-User (Gast)]

der PLL-Eingang am FPGA ist praktisch der Referenz-Eingang
des Phasen/Freq-Detektors. Intern arbeitet ein VCO, dessen
Ausgang über einen Teiler m bereits mit dem 2. Eingang
des Phasen/Freq.-Detektors verbunden ist.
Wie schon gesagt lässt sich ein ext. Takt damit um den
Faktor m/n verändern, wobei m und n einstellbar sind.
Evt. kommen noch weitere Faktoren hinzu.

Außerdem können Takte mit festem Phasenversatz generiert
werden, was manchmal sehr sinnvoll ist.

Dabei gibt es lustige Einschränkungen zu beachten, z.B. muss
die Referenzfrequenz in einem best. Bereich liegen, darf
evt. nicht zu stark jittern und man kann z.B. im Cyclone II
von ALTERA keine PLLs intern kaskadieren, da jede der PLLs
im FPGA nur von einem ext. Pin getrieben werden kann.

Trotzdem eine sehr nützliche Funktion. Die internen Gatter-
laufzeiten ändern sich nicht, aber die Clock-to-output Zeiten
an den I/O-FFs verbessern sich meist durch den Einsatz einer
PLL oder DLL (DLL nur bei XILINX)

Zur Anwendung gibts massenhaft Dokus bei den FPGA-Herstellern