wie würdet ihr einen FPGA an einen dsp anbinden ?

Schneller als über deas XINTF kriegt du ich keine Daten aus dem DSP raus
bzw. in denselben rein. Wobei das XINTF beim 2812
schon ein bischen Zeit kostet, was sich aber nicht vermeiden läßt.
Es ist daran nix "un-elegantes".....


Gruß Thomas

Ich bin ein Freund der synchronen seriellen Schnittstelle, die jeder DSP
hat. Die Datenrate kann abhängig vom DSP z.B. 66MBit/s betragen
(Blackfin mit maximalem peripheren Takt von 133MHz). Mit einem Motorola
DSP56xxx kann man auch f_core/2 erreichen. Der TI-DSP hat auch
mindestens einen BSP (Buffered Serial Port) on Chip.

Es ist von den konkreten Anforderungen an die Datenrate abhängig, ob
das eine Lösung sein kann oder nicht. Nur weil es ein Bild ist, muß es
sich ja nicht gleich um Unmengen an Daten handeln (z.B. Handy ;o).

Viele Grüße!

Gerrit

Hi!

Danke für die Posts ;)

Die Datenmengen sind ca 320x240x3x25.5 = 5,6MByte/s
Allerdings nur im Worstcase ohne Bearbeitung auf dem fpga.

Die Speichersimulationslösung hätte halt den Vorteil dass
der DSP Code wirklich nur auf ein bzw zwei große Arrays zugreifen
würde.


Eine weitere Lösung wäre evtl auch noch DMA, ich hab gesehen der TMS
kann
durch ein Flag zum Speicher freigeben veranlasst werden.
Würde nur ein SRAM sparen und auch nicht sonderlich leichter werden.


Hab heute mal die virtuelles SRAM Lösung in vhdl "gecodet" und
simuliert.
Bin gespannt ob das auch in echt so funktioniert wie geplant g

Hi agn,

OK, bei der Datenrate bleibt nur paralleler Transfer sinnvoll.

DMA ist ja keine weitere Lösung im Sinne einer Schnittstelle ;o),
sondern hilft nur, den Core von den Transportaufgaben zu entlasten.

Die Memory-mapped-FPGA-Lösung (ggf. mit DMA) ist schon die eleganteste
Lösung; viel Erfolg!

Gruß, Gerrit

Hi,

wir haben das noch nicht beim TI gemacht, aber im allgemeinen haben die
Kaefer ja DMA und Schnittstellen fuer schnelle Zugriffe auf asynchrones
RAM - beim Blackfin haben wir das FPGA einfach ans asynchrone
memory-Interface angebunden und einen kleinen I/O-Register-Space
definiert. Fuer fette Datentransfers ist dann allerdings empfohlen, auf
dem FPGA ein FIFO zu implementieren.
Viel Erfolg,

- Strubi