Hallo zusammen, welcher DSP könnte folgende Aufgabe bewältigen: * Ca. 2 MHz kontinuierliche Abtastrate. * Notwendig ist in Realtime Faltung mit einer Impulsantwort aus mehreren 1000 Werten. * Weiterhin kann abschnittsweise Betrachtung im Frequenzbereich ( mittels FFT ) sinnvoll sein. * Einige weitere Berechnungen könnten in Realtime notwendig sein. * AD-Wandler kann extern sein, z.B. mit 16 Bit-Auslösung. * Regelmäßige Weitergabe der Ergebnisse z.B. über SPI an µC. * Netzbetrieb ohne kritische Limits beim DSP-Stromverbrauch. * "Normaler" Temperaturbereich. * Leicht programmierbar - z.B. über Schnittstelle zu MATLAP/Simulink. Angaben zur eigentlichen Anwendung kann ich an sich nicht machen. Wäre trotzdem für zielführende Hinweise aller Art dankbar....
Gast
#4783630
HM, die Frage sollte ein Ingenieurbüro eigentlich dem Kunden beantworten können. Vor allem sollte man erkennen, dass die entscheidende Info fehlt: Wie hoch ist die Abtastrate der Faltung? Mit jedem Wert oder nur jedem n-ten Wert? 2MHz/1000 Werte ist sehr langsam, man hätte nur alle 2ms eine Faltung. Das kriegt man mit einem AVR hin, wenn er sonst nix machen muss. 2MHzx1000 Werte ist eine Aufgabe für einen FPGA. Ich meine, die Realität wird irgendwo dazwischen liegen, oder?
Entwickler schrieb: > HM, die Frage sollte ein Ingenieurbüro eigentlich dem Kunden beantworten > können. Vor allem sollte man erkennen, dass die entscheidende Info > fehlt: > > Wie hoch ist die Abtastrate der Faltung? > > Mit jedem Wert oder nur jedem n-ten Wert? > > 2MHz/1000 Werte ist sehr langsam, man hätte nur alle 2ms eine Faltung. > Das kriegt man mit einem AVR hin, wenn er sonst nix machen muss. > > 2MHzx1000 Werte ist eine Aufgabe für einen FPGA. > > Ich meine, die Realität wird irgendwo dazwischen liegen, oder? Ich habe halt noch zuwenig Erfahrung mit Signalprozessoren moderner Bauart ( dessen Realisierung auch nicht meine primäre Aufgabe sein wird ), und fragen ist erlaubt... Die Faltung ist bei jedem Wert durchzuführen und die Impulsantwort ist nicht immer dieselbige. Ein FPGA ist auch eine gute Idee.
Gast
#4783640
hm, also die Schlussfolgerung, was man da nimmt, ist eigentich nur in gewissen Grenzen schwammig. Im Groben kann man das durchaus abschätzen, allerdings nur - wie erwähnt - wenn die Anforderungen klar sind. Wenn nun, wie Du sagst, bei der neuen Information eine Faltung durchzuführen ist, dann nehme ich mal worst case an, dass komplexe Daten komplex gefaltet werden müssen. Damit kommen wir thematisch dahin, was in diesem Bereich diskutiert wurde: Beitrag "xilinx fir compiler 5.0" Man lese das mit den 4 Multipliern und der Sequenzialisierung...
Gast
#4785919
Moin, mehrere 1000 Werte im FIR schafft kein mir bekannter DSP bei 2 MHz Sample-Frequenz. Nicht mal mit Vektor-Ops. Also: a) Vom Brute-Force-Ansatz wegkommen (Sliding DFT, wenn anwendbar) b) Sich bei schon genanntem FPGA-Ansatz darüber klar werden, dass sich eine optimierte DSP-Pipeline und "leicht programmierbar" mit Simulink beisst..
Joachim J. schrieb: > Hallo zusammen, > > welcher DSP könnte folgende Aufgabe bewältigen: > > * Ca. 2 MHz kontinuierliche Abtastrate. > * Notwendig ist in Realtime Faltung mit einer Impulsantwort aus > mehreren 1000 Werten. Ein Filter mit mehreren tausend Taps ist schon ein sehr spezieller Anwendungsfall. Sicher, dass man nicht mit weniger auskommt?
Ich denke auch, die Anforderungen sind massivst ueberzogen. Fuer Filtergeschichten allenfalls 6 Samples oder so. Was soll das Ganze denn ?
Gast
#4795052
Soso, man braucht also generell 6 samples. Aha! Bei 2 MHz wäre das eine Periode von 3us. Wie willst Du denn da deutlich längere Signale z.B. im Bereich Audio Hverlässlich erfassen und voneinander abgrenzen? Sieh Dir doch mal die Ü-Funktion eines solchen Filters an und überlege dann, ob Du Lesern mit Deinen "Beiträgen" wirklich hilfst.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.