ASIC Ansteuerung über JTAG FPGA

Yonas schrieb:
> Gibt es fertige codes bzw.
> Bausteine die direkt die Schnittstelle (JTAG State machine)per befehl
> ansteuern können?
Ist mir nicht bekannt.
Betrachte JTAG als zwei verschachtelte Schieberegister und implementiere 
es selbst. Gerade im FPGA dürfte das ganz gut gehen, da du nicht auf 
eine fixe Bitbreite festgelegt bist.

Alternativ könntest Du auch erstmal mit der MPSSE-Unit einiger 
FTDI-Chips das Protokoll vom PC aus unter die Lupe nehmen.

Duke

Hi,

Es gibt fertige IP-Blöcke für FPGA-basierte JTAG-Engines, aber bei den 
einschlägigen Adressen sind die je nach Funktionalität recht teuer, von 
MPSSE-Klon bis Lauterbach Trace-Kram kannst du da eine Menge Geld 
ausgeben.
Einfacher kann sein, eine Soft-CPU mit Bitbanging und JTAG-lib zu 
nutzen.
So oder so musst du eine Beschreibung des JTAG-IP-Blocks auf dem ASIC 
haben bzw. über die Register und allfällige Emulations-Features, falls 
es eine CPU ist und du indirekt Memory I/O auf deine ADC/DAC HW machen 
musst.
Fürs Prototyping sind die FT2232H prima, da es da eine Menge Libraries 
und mehr oder minder brauchbare Opensource gibt wie OpenOCD, usw.

Hallo zusammen,

ich habe glaube ich meine Intention ungenau beschrieben. Also, das FPGA 
soll quasi mit dem ASIC ein standalone System nachbilden, eine 
Kommunikation zwischen FPGA und PC wird nicht benötigt. Die Ansteuerung 
der JTAG-Satemachine soll direkt vom FPGA aus ausgeführt werden.

Ich habe das hier gefunden :

http://siwawi.bauing.uni-kl.de/avr_projects/evertool/index.html

Vielleicht schaue ich mal in wieweit der Code verwendbar ist.

@Fitzebutze: ja es gibt eine JTAG IP Beschreibung des ASICs, leider habe 
ich dieses noch nicht bekommen.

Yonas schrieb:
> Hallo zusammen,
>
> Schnittstelle an zu steuern. Die Frage ist jetzt, ich möchte die
> Schnittstelle direkt über FPGA IOs ansteuern. Gibt es fertige codes bzw.
> Bausteine die direkt die Schnittstelle (JTAG State machine)per befehl
> ansteuern können?
>
> Vielen Dank im voraus.

openocd
urjtag
...

Yonas schrieb:
> Also, das FPGA
> soll quasi mit dem ASIC ein standalone System nachbilden, eine
> Kommunikation zwischen FPGA und PC wird nicht benötigt. Die Ansteuerung
> der JTAG-Satemachine soll direkt vom FPGA aus ausgeführt werden.
Wie schnell muss denn die JTAG-Schnittstelle betrieben werden?
Wahrscheinlich kommst Du da mit einem Mikrocontroller schneller zum 
Ziel.
JTAG kann man mit Bit-banging bedienen.

Duke

Der Flaschenhals wird der ADC und der DAC werden, ich benötige eine 
Abtastefrequenz von 10 KHz für eine Highend-Anwendung und ca 2 KHz für 
eine Standardanwendung.

@Rene Ja, ich möchte Register auslesen und schreiben.

LG

Yonas schrieb:
> Der Flaschenhals wird der ADC und der DAC werden, ich benötige eine
> Abtastefrequenz von 10 KHz
Also (24 Bit + 16 Bit) * 10 kHz = 40 kBit/s.
Sind wir nicht kleinlich und rechnen noch Overhead drauf, sind wir bei 
100 kBit/s. Das ist langsamer als eine RS232 mit 115200 und der 
Mikrocontroller langweilt sich...

Duke