Gast
#313855
servus, zZt. gibt es maximal 1Mbit EEPROMs mit I2C interface von ATMEL und Microchip. der 1Mbit ATMEL chip hat (logischerweise) nur noch einen hardware adressierungs pin (Microchip hat im datenblatt noch alle A2, A1 und A0 aufgeführt, A2 ist aber nur noch für die hardwareadressierung zuständig). daraus folgt, dass ich auch nur noch 2 solcher bausteine an den bus hängen kann und diese dann über diesen pin später in der slave adresse adressieren kann. bei 512kbit hab ich deren noch 2 pins (A0 und A1) und kann somit noch 4 gleiche bauteile am bus betreiben. jetzt meine frage: ist evtl noch damit zu rechnen, dass es irgendwann mal einen 2Mbit I2C EEPROM geben wird, der halt alle ursprünglichen A2 bis A0 auf NC hat, da diese bits dann für die reine speicheradressierung gebraucht werden, oder funzt das ganze dann nicht mehr? das würde doch dann theoretisch bedeuten, dass ich, egal welche slave adresse (bis auf die festen 4 ersten bits für I2C = 1010) ich schicke, mir dieser 2Mbit baustein dann IMMER ein ACK zurückgeben müsste, oder? hintergrund: wenn ich mein system so auslegen will (momentan 512kbit EEPROM), dass später evtl auch 1Mbit oder (wenn möglich) 2Mbit pincompatibel eingesetzt werden könnten, wäre es sinnvoll das programm am anfang durch die slave adressierung erkennen zu lassen, was für ein speicherbaustein dran hängt => 512kbit mit slave adresse xxxx 000x, 1Mbit = xxxx 100x, 2 Mbit = ???) hoffe ich war nicht wieder zu unverständlich...