Altium Designer, Design Rule Check, highlight do not work

Gast #4926761 
Hallo

Ich arbeite mit Altium Designer 17.0.9.

Nachdem ich einen Design Rule Check durchgeführt habe bekomme ich den
"Design Rule Verification Report".
Wenn ich in diesem Report auf einen Fehler klicke wird im PCB
der zoom zwar geändert aber der betreffende Fehler wird nicht
"highlight". Ich sehe also nicht im PCB welche Leitungen einen Fehler 
haben. Auch wenn ich nachträglich hineinzoome, der Fehler wird nicht 
angezeigt.
Ich hab natürlich den Show-DRC Error Markers gesetzt, unter "Board 
Layers and Colors".
Bei der vorletzten Altium-Designer-Version ging das "Highlight" der 
DRC-Errors.

Kann mir da jemand helfen.

Danke im voraus
Mike
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Gast 
Hallo

Ich hab jetzt mal absichtlich einen Clearance-Fehler gezeichnet.
Wenn ich den Online-DRC ausschalte und den Design-Rule-Check starte,
dann wird im PCB die Leiterbahn mit Error-Markers maskiert.
Das geht.

Bei der Regel für "Parallel Segment" bekomme ich keine! Error-Markers,
obwohl der "Design Rule Verification Report" dies anzeigt.

->Das Problem tritt anscheinend bei der "Parallel Segment"-Rule auf.

Wenn ich den Online-DRC einschalte, dann kann ich nicht nach dieser 
Regel routen.

Ich probiere noch ein wenig bei den Einstellungen, wenn ich nichts finde
dann werde ich mich wieder an den Altium Support wenden.

mfg
Mike
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Hallo
Ich hab jetzt das Dokument
"Design Rule Checking - Altium Wiki" gelesen.

Hierin steht:

After the check has completed, all violations will appear listed as 
messages in the Messages panel.If the Create Violations report
option is enabled, clearance, length and width errors will be 
highlighted on the PCB document.

Das heißt für mich, dass nur Clearance, Length and Width bei Error im
PCB angezeigt wird.

Meine Frage hat sich somit gelöst, dass Altium einen "Parallel Segment" 
- Error nicht anzeigen kann.

mfg
Mike
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Danke M.A.S.

Du hast das Problem(Anzeigen vom "HoleToHole Clearance Fehler" im PCB) 
sehr gut im Bild dargestellt. Hut ab.
Danke
Ich habe jetzt auch das "Häckchen" gesetzt.


Zusätzlich:
Wichtig ist auch, dass man abhängig vom angezeigten Fehler(Design Rule 
Verification Report) der betreffende Layer sichtbar geschalten ist.
z.B. Der Fehler "Silk to Silk clearance" wird im PCB angezeigt wenn der 
Silk(Top oder Bot)-Layer sichtbar bzw. eingeschalten ist.

mfg
Mike
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 9 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.