Warning HDLCompiler:872 in Verilog

OP #4929823
Hallo,

ich bekomme bei folgendem Ausschnitt in Verilog eine Warning, die ich 
gerne gelöst hätte:
1
reg [DATA_WIDTH-1:0]   mem  [0:2**ADDRESS_WIDTH-1];
2

3
generate
4
if ( INITIALIZE_TO_ZERO ) begin : init0
5
integer i;  
6

7
initial
8
    begin
9
    for (i=0;i<2**ADDRESS_WIDTH;i=i+1)
10
        mem[i] <= 'd0;
11
    end
12
end
13
endgenerate

Warnung lautet:
1
WARNING:HDLCompiler:872 - [...] Using initial value of i since it is never assigned

Wie kann ich den Compiler zufriedenstellen?
Gast #4932354
Ich bin mit Verilog noch etwas wacklig auf den Beinen, aber ich glaube, 
Du kannst die Deklaration "integer i" weglassen, wenn i nur eine 
Loop-Variable ist. Verilog erzeugt bei Loops immer eine implizite 
Deklaration mit eigenem Scope. Das führt dann in Deinem Fall dazu, dass 
zwei 'i's deklariert werden, von denen eines nicht benutzt und auch 
nirgendwo zugewiesen wird. Vllt gibt das die Warning. Wie gesagt, bin 
nicht sicher.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 9 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.