Forum: FPGA, VHDL & Co. Sinc Filter. Woher Testbench Daten


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von zu Besuch (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hallo.

Ich bin mit einem Projekt etwas ins kalte Wasser gestossen worden. Nach 
einem Grundlagenkurs an der Uni vor ...langer Zeit... ruhte die vhdl 
Kunst bei mir und ich habe deshalb eingerostete theoretische und 
mieserable praktische Kenntnisse.

Es steht ein Sinc3 Filter im Raum. Ich würde mich auch bei dieser 
(relativ)überschaubaren Aufgabe gern an das angemessene simulieren und 
testen gewöhnen, frage mich aber: woher nehme ich mir eigentlich 
Testdaten für so eine Testbench? Es handelt sich ja um ziemlich lange 
binäre Datenströme, die zudem auch noch irgendwie konsistent sein 
sollten zur Überprüfung.

Ich bedanke mich für Ratschläge und Ideen. Was ich jetzt mitnehme kann 
ja u.U. noch mal wertvoll für mich werden.

von Vancouver (Gast)


Bewertung
0 lesenswert
nicht lesenswert
In einer Testbench kannst Du den vollen Sprachumfang  der HDL nutzen, 
damit kannst Du in den meisten Fällen die Testdaten einfach erzeugen. 
Für ein sinusförmiges Eingangssignal nimmst Du z.B. einfach die 
Sinusfunktion. Im Prinzip genauso, wie Du es in einer 
Softwareimplementierung machen würdest. Kompliziertere Eingangsdaten 
erzeugst Du z.B. mit Scilab oder Matlab und liest sie über eine Datei in 
die Testbench. Das ist oftmals der einfachere Weg, da Du im 
Scilab-Modell auch das Ergebnis der Filterung berechnen und in der 
Testbenchbench vergleichen kannst. Bei der Simualtion digitaler Filter 
geht man meist diesen Weg.

von Thomas R. (Firma: abaxor engineering) (abaxor)


Bewertung
0 lesenswert
nicht lesenswert
Hallo,

wo kommen denn deine Daten her?

Tom

: Bearbeitet durch User
von zu Besuch (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hi,

In dem konkreten Fall kommen sie aus einem Sigma Delta ADC. Aber ich 
denke das Problem von Simulationsdaten wird sich immer mal wieder 
ergeben.
Voller VHDL Sprachumfang hört sich erst mal gut an. Das wäre auf der 
haben-Seite. Nachteilig ist eine weitere Lernkurve bis man etwas 
sinnvoll und effizient einsetzen kann.

cheers

von Thomas R. (Firma: abaxor engineering) (abaxor)


Bewertung
0 lesenswert
nicht lesenswert
Dann kannst du dir ein Modell des ADC schreiben. Falls der PCM-Daten 
ausgibt, reicht es zum Anfang, verschiedene feste Tastverhältnisse 
vorzugeben. Z.B. muss bei drei Takte H und ein Takt L dein Sinc-Filter 
einen Wert ausgeben, der 75% entspricht.

Tom

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.