HF-Problem (?) in Logikschaltung

[Stephan Walter (Gast)]

Hallo,

ich habe ein kleines Problem mit der Schaltung im Anhang:

An sich ist das ein einfacher Teiler bestehend aus (nicht wie die im
Bild angegeben AC-Typen) einem 74HCT74 (Dual FF) und einem 74HC11
(Daual AND3). Der negierte Ausgang des FF geht an das UND-Gatter (die
beiden anderen Eingänge liegen auf High). Der Ausgang vom UND geht zum
Eingang des FF. Beide Logikbausteine haben 100nF Abblockkondensatoren.
Ungenutzte Eingände habe ich auf GND gelegt. Ist eine Einseitige
Platine, daher habe ich keine Massefläche.

Bei 1MHz funtioniert die Schaltung noch wie sie soll. Der Takt (GFPCLK)
wird sauber geteilt und das resultierende Rechtecksignal sieht auch
richtig gut aus.
Letztenendes soll die Schaltung aber mit ungefähr 50 MHz betrieben
werden. Und da sieht der Takt am Ausgang (ist die Pixelclock für ein
Display) dann extrem schlecht aus (viele Überschwinger), sobald ich das
Display anschließe.

Hat jemand eine Idee, was ich da machen könnte? Ich habe schon mit
verschiedenen Serienwiederständen in den einzelnen Leitungen
experimentiert - mit mäßigem Erfolg - aber vielleicht habe ich einfach
noch nich den richtigen Wert gefunden. Gibt es da Erfahrungen, welche
Werte sich gut machen?
Manchmal erhalte ich auf dem Display fast ein Bild, wenn ich eine
Messleitung an die Taktleitung anschließe. Das ist ja eigentlich eine
Kapazität. Sollte ich damit auch mal experimentieren?

Ich bin für jeden Rat dankbar!

[A.K. (Gast)]

Mit 50MHz liegst du bei einem HC[T]74 aber schon weit jenseits des
zulässigen, zumal auch noch ein Gatter im kritischen Pfad liegt.

Was hängt denn am Ausgang an Kabelkram dran? Bei 50MHz und
signifikanter Kabellänge ist es nicht ganz einfach, ein sauberes Signal
zu kriegen.

[Paul Baumann (Gast)]

Was hast Du mit dem 2.Teil des Flipflop gemacht. Hängt der mit den
Eingängen in der Luft? Das könnte auch eine Ursache sein.

MfG Paul

[A.K. (Gast)]

Rechenbeispiel (Werte für 4,5V, Quelle Motorola):

Clock to Q:       18ns typ, 35nsec max.
prop delay HC11:  16ns typ, 25ns max.
D setup to Clock: 10ns typ, 20nsec max.
-------------------------------------
                  44ns typ  80ns max
                  22Mhz typ 12MHz worst case

[A.K. (Gast)]

Noch ein Tip: Informiere dich mal über JK-Flipflops. '109
beispielsweise.

[Paul Baumann (Gast)]

Entschuldige_jetzt habe ich`s noch mal gelesen. Du hast alle unbenutzten
Eingänge auf Masse gelegt. Der Zustand ist aber für den 74 nicht
erlaubt. Da würden sowohl Q als auch Q-Strich auf H-Pegel gehen wollen.
Da schwingt das Ding hochfrequent.

(Das habe ich eben in Natura probiert, mit Oszi dran)

MfG Paul

[Olaf_K (Gast)]

>Der Zustand ist aber für den 74 nicht erlaubt.

Doch, das sollte erlaubt sein. Laut Datenblatt ergibt /R und /S auf Low
an beiden Ausgängen High, cp und D sind dabei egal, können also auch Low
sein. Dabei darf nix schwingen.

Ein einfaches FF mit 2 gekreuzten NANDs ergibt ja auch 2 mal ruhiges
High an den Ausgängen, wenn beide Eingänge Low sind. "Verboten" ist
dieser Zustand nur logisch gesehen, da dann ja Q = /Q, was
offensichtlich sinnlos ist. Schaltungstechnisch ist dieser Zustand aber
durchaus erlaubt.

MfG Olaf

[A.K. (Gast)]

Im Schaltbild liegt der SET Anschluss auf Vcc und CLR wird durch
irgendwen angesteuert. Dieser Nebenkriegsschauplatz ist also
einigermassen sinnlos.

[Peter D. (peda)]

50MHz kannst Du mit HC voll vergessen, Du must AC nehmen !

Was soll denn das AND ?

Hier bewirkt es nur, daß Deine maximale Frequenz noch weiter runter
geht durch seine zusätzliche Verzögerungszeit, es dürften max 10MHz
gehen.


Peter

[Olaf_K (Gast)]

>Dieser Nebenkriegsschauplatz ist also einigermassen sinnlos

@A.K.: Der '74 hat 2 Flipflops, und es ging bei Pauls + meinem
Hinweis nicht um das benutzte, sondern um das möglicherweise
unbenutzte. So what?

MfG Olaf

[.... (Gast)]

Welche Funktion soll denn der 74HC11 haben??? ... genau keine! Einfach
direkt von /Q auf D gehen.

[Stephan Walter (Gast)]

Ok, danke für die vielen Hinweise.
Die Bausteine sind ja wirklich zu langsam. Weiß nicht mehr, was ich da
ausgerechnet habe...

Ich werde es mal noch ohne das UND probieren. Das brauche ich für die
Anwendung eh nicht (@PeDa: war dafür gedacht, die Pixelclock
abzuschalten, wenn das Display disabled ist, manche wollen das so).

CLR hängt übrigens mit 10k an 5V und hat noch 1uF gegen GND. Also ein
einfaches RC-Glied, damit das FF am Anfang einen ordentlichen Reset
bekommt. Das sollte doch OK sein, oder?

[Paul Baumann (Gast)]

Wie gesagt-ich habe nur ins Datenblatt gesehen und einen 74HCT74
probeweise mit allen Eingägen auf Masse gelegt.
Resultat: Das Ding erzeugte eine wilde Rechteckschwingung. Den zweiten
Teil des FF habe ich mal schnell als "prellfreie Taste" mit 2
Leuchtidioten als Indikator aufgebaut. Und jetzt...die Leds flackerten
und meine Taste war nicht mehr prellfrei.

Schlußfolgerung: Offenbar beeinflussen sich die beiden FF erheblich,
wenn ein Teil nicht korrekt beschaltet wird.

Aber gut damit.

MfG Paul