Verwendung der Lattice IDDRX2E Primitive

[lattice-user (Gast)]

Hallo Community,

folgende Frage, ich möchte mit einem Lattice MachXO3 ein Signal 4-fach 
abtasten.
Dazu verwende ich die IDDRX2E Primitive (FPGA Bottom). In der technical 
Note: "Implementing High-Speed Interfaces with MachXO3 Devices" findet 
sich auf Seite 14 ein BSB (Figure 13. GDDRX4_RX.ECLK.Aligned Interface) 
wie man so etwas implementiert(siehe Bild).
Wie erzeuge ich mir den ECLK Takt? Ich habe den Systemtakt aus der 
sysPLL Komponente erzeugt. Muss ich diesen über die Edge Clock Bridge 
(ECLKBRIDGECS) Primitive führen um ihn auf die ECLK Domain zu bekommen?
Was ich auch nicht ganz verstehe ist wie ich die ALIGWD in der IDDRX2E 
Primitive anpasse?
Ggf. kann mir jemand da auf die Sprünge helfen. Vielen Dank.

[Strubi (Gast)]

Hi,

wenn ich mich recht entsinne, habe ich beim MachXO2 (da wird sich dann 
nicht viel schenken) mir die Gearbox einfach mit dem IP-Express erzeugt 
und den ECLK stupide von der PLL auf den Eingang verbunden, nix mit 
Bridge dazwischen. Und der Word-Align ist dann sowas wie ein Sync-Puls 
um den Anfang zu markieren, ansonsten hat alles so funktioniert wie in 
der TN12xx beschrieben. Am besten, du probierst es einfach aus und 
schmeisst das Zeug in die Simulation.

[lattice-user (Gast)]

Hallo Strubi,

stimmt über IPexpress kann ich mir einen DDR_Generic Core generieren und 
spare mir das ganze Gedöns. Weißt du ob dieser auch mit dem Attribut IOB 
in in Input Cells zu mappen ist? Vielen Dank.