Gast
#4987655
Hallo Community, folgende Frage, ich möchte mit einem Lattice MachXO3 ein Signal 4-fach abtasten. Dazu verwende ich die IDDRX2E Primitive (FPGA Bottom). In der technical Note: "Implementing High-Speed Interfaces with MachXO3 Devices" findet sich auf Seite 14 ein BSB (Figure 13. GDDRX4_RX.ECLK.Aligned Interface) wie man so etwas implementiert(siehe Bild). Wie erzeuge ich mir den ECLK Takt? Ich habe den Systemtakt aus der sysPLL Komponente erzeugt. Muss ich diesen über die Edge Clock Bridge (ECLKBRIDGECS) Primitive führen um ihn auf die ECLK Domain zu bekommen? Was ich auch nicht ganz verstehe ist wie ich die ALIGWD in der IDDRX2E Primitive anpasse? Ggf. kann mir jemand da auf die Sprünge helfen. Vielen Dank.
