Spaß mit STM32F7 + SPI + DMA

[Udo (Gast)]

Hallo!

Ich habe hier Code von einem STM32F4 zu einem STM32F7 portiert.
Die HAL suggeriert ja, das das problemlos möglich wäre.
Bis zu einem gewissen Grad (z.B. bei GPIO) mag das funktionieren, aber 
die restliche Peripherie hat dann doch den einen oder anderen 
Unterschied :-/

Wo ich einige Stunden mit der Fehlersuche zugebracht habe, war das 
Versenden eines größeren Datenblock über SPI mittels DMA.
Auf dem F4 lief der Code problemlos. Auf dem F7 wurden nur ein paar 
Bytes geschickt und dann blieb die DMA stecken.

So sah die Konfiguration für den DMA aus:

        __HAL_RCC_DMA2_CLK_ENABLE();
        DMA_SPI_tx_Handle.Instance                      = DMA2_Stream5;
        DMA_SPI_tx_Handle.Init.Channel                  = DMA_CHANNEL_3;
        DMA_SPI_tx_Handle.Init.Direction                = DMA_MEMORY_TO_PERIPH;
        DMA_SPI_tx_Handle.Init.PeriphInc                = DMA_PINC_DISABLE;
        DMA_SPI_tx_Handle.Init.MemInc                   = DMA_MINC_ENABLE;
        DMA_SPI_tx_Handle.Init.MemDataAlignment         = DMA_MDATAALIGN_HALFWORD;
        DMA_SPI_tx_Handle.Init.PeriphDataAlignment      = DMA_PDATAALIGN_HALFWORD;
        DMA_SPI_tx_Handle.Init.Mode                     = DMA_NORMAL;
        DMA_SPI_tx_Handle.Init.Priority                 = DMA_PRIORITY_LOW;
        DMA_SPI_tx_Handle.Init.FIFOMode                 = DMA_FIFOMODE_DISABLE;

Nach vielen verschiedenen Versuchen, kam ich auf die Idee doch mal den 
FIFO im DMA zu aktivieren:

        DMA_SPI_tx_Handle.Init.FIFOMode                 = DMA_FIFOMODE_ENABLE;
        DMA_SPI_tx_Handle.Init.FIFOThreshold            = DMA_FIFO_THRESHOLD_HALFFULL;
        DMA_SPI_tx_Handle.Init.MemBurst                 = DMA_MBURST_SINGLE;
        DMA_SPI_tx_Handle.Init.PeriphBurst              = DMA_PBURST_SINGLE;

Auf einmal funktionierte die ganze Chose. Offenbar wird im 
Nicht-DMA-FIFO-Modus der Zustand des SPI-FIFOs nicht richtig 
ausgewertet. Für mich sieht es so aus, als hätte STM da im F7 einen 
kleinen Bug verbaut.
Wie gesagt: Im F4 funktioniert es auch ohne DMA FIFO...

Udo

P.S.: Manchmal wünscht man sich die Dinger wären so übersichtlich wie 
ein ATMega8.

[Pete K. (pete77)]

Kannst ja mal an ST schreiben, ob das ein Bug oder ein Feature ist.;-)

[Frank (Gast)]

Nach wieviel Byte denn genau?
Kann es sein dass der DMA Full Interrupt nicht kommt und es deshalb zu 
einem Überlauf kommt?

[STM32 Spezi (Gast)]

Genau damit habe ich in den letzten Tagen auch gekämpft. Die 
STM32F7-Reihe hat eine geänderte DMA gegenüber den F4. Schau mal nach 
"Peripheral Flow Controller". Wenn die SPI den DMA-Takt vorgeben soll, 
muss das Bit PFCTRL im CR-Register des Streams gesetzt werden.

[32zuterrtzkutehte (Gast)]

und wenn caches aktiv sind aufpassen in welchem bereich der 
speicherblock ist

manche SPeicherereiche werden gecached....
damit kommt die DMA nicht klar.

da hilft nur speicher neu ordnen und MPU richtig setzen

[derjaeger (Gast)]

>Manchmal wünscht man sich die Dinger wären so übersichtlich wie
>ein ATMega8.


Ich habe zuerst mit einem STM32F1 gearbeitet (mehrere Monate 
durchgängig), dann habe ich mich mal an einen ATmega aus Neugier 
probiert. Wie einfach die Dinger doch gestrickt sind :-)

Zwei Bits in insgesamt zwei Register setzen und ein Interrupt ist 
konfiguriert.