Selbstverständlich berücksichtige ich die Informationen, die aus dem
Datenblatt folgen. TI verweist für den o.g. Chip aber ausschließlich auf
die IEEE 1149.6 und schweigt sich über die genaue Funktionsweise aus.
Wie auch sonst bei Boundary Scan üblich gehe ich davon aus, dass das
ganze auch mit minimalen Ressourcen, d.h. ohne separate Takterzeugung,
funktionieren muss. Andererseits kann es ja durchaus sein, dass es
irgendwo eine Taktquelle geben muss, die dann per Scanchain
durchgeschaltet werden muss. Da ich keinen Zugriff auf den vollständigen
Originaltext der Spezifikation habe, kann ich dort nicht nachschauen.
Mittlerweile habe ich bei der geplanten Baugruppe aber die ohnehin nicht
explizit geforderte Unterstützung für IEEE 1149.6 wieder gestrichen,
sondern sichere für die entsprechenden Schaltungsteile nur die
Testbarkeit gemäß 1149.1 zu.
