Lattice Aldec Active-HDL 10.3

OP #5243730
Lesenswert?
• ▲
▼
Bei 7 oder 8 von 10 Simulationläufen vergesse ich, im Design Browser das 
top-level design zu wählen, bevor ich "Initialize Simulation" klicke - 
damit beginnt dann eine kleine "Klick-Arie", um den Simulator das 
top-level design zur Kenntnis zu bringen, nur damit dieser es beim 
nächsten "End Simulation" wieder vergießt - gibt es einen Weg, das 
top-level design permanent festzulegen?

Alternativ - bisher beende ich jede Simulation mit  "End Simulation", 
korrigiere das Design, kompiliere und lege dann wieder mit "Initialize 
Simulation" los - kann ich mir den kompletten Zyklus sparen und nach 
einer Änderung und Kompilierung einfach mit "Restart Simulation" neu 
loslegen (bin mir nicht sicher, ob der Simulator nach einer Design 
Änderung wieder neu initialisiert werden muss)?

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.