Frage zu Altera Cyclone 2

[Detlef (Gast)]

Hallo, ich hab eine Frage bzgl. des Altera Cyclone 2 (EP2C5F256C8N). Und 
zwar möchte ich wissen, ob der Cyclone 2 es packen würde einen externen 
100 MHz Trigger zu handeln. Oder anders formuliert, ich würde gerne 
einen Trigger auf einen Pin des FPGAs legen, um zählen zu können wie oft 
der Trigger abgefeuert worden ist. Soweit ich weiss, sollte der Trigger 
mit einer Frequenz von 100 MHz abgefeuert werden. Ich habe bereits 
versucht im Datenblatt nachzuschauen, bis zu welcher Frequenz die IO 
Pins zuverlässig reagieren können, aber bin leider nicht fündig 
geworden.

Mein Code in Verilog für den Counter würde wie folgt aussehen:

module cntr(
    input trigger,
    input rst,
    output [15:0] counter
);
 
    reg [15:0] counter_d, counter_q;
    assign counter = counter_q;
 
    always @(counter_q) begin
        counter_d = counter_q + 1'b1;
    end
 
    always @(posedge trigger) begin
        if (rst) begin
            counter_q <= 16'b0;
        end else begin
            counter_q <= counter_d;
        end
    end
end

[Andy (Gast)]

Das Datenblatt zeigt die erreichbare Frequenz für einige 
Funktionsblöcke, dazu gehört auch ein 16bit Counter. Siehe Kapitel 5.

[Duke Scarring (Gast)]

Die Frage nach dem IO-Speed beantwortet das Datenblatt (Seite 71) nur 
indirekt:
https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/hb/cyc2/cyc2_cii5v1.pdf

100 MHz sind machbar.

Duke

[Detlef (Gast)]

Ok das genügt mir als Antwort. Vielen Dank euch beiden :)