Hallo, habe mal eine Frage wo ich mir nicht ganz sicher bin ob ich es richtig definieren kann. Habe ein Daten Handling Projekt wo mehrere Geräte Nutzdaten (wie Kameras etc.) zu mir senden, die ich in CF Karten (bis zu acht) mit UDMA Mode (up to 100MB/s) abspeichern werde. Nebenbei ist noch ein DDR2 SDRAM (200Pin, 4GB) zu betreiben. Im UDMA Mode brauche ich so mindestens 20 Pins die in High Speed hin und schalten werden (UDMA 6). Verwendet wird ein Virtex 5 XC5VFX70T. So die Frage hier ist, gibt es eine Begrenzung bezüglich der I/O´s für das treiben eines Pegels auf High bzw. Low, heißt wenn z.B. 100 / 200 I/O´s gleichzeitig schalten wollen, ist das zulässig? Wenn ja wo im Datenblatt ist dies beschrieben (habe im DC and Switching Characteristics nichts finden können). Theoretisch weiß man ja, wie viel man mit einem I/O treiben kann, aber mit vielen I/O´s (>200) gleichzeitig? Hoffe ihr könnt mich aufklären. Danke im voraus Yafes
Wird bei Xilinx eigentlich pro IO-Bank und der anzahl der darin enthaltenen Pins angegeben.
SSO ist meines Wissens die Abkürzung nach der du suchen musst...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.