mikrocontroller.net

Forum: FPGA, VHDL & Co. [Quartus] PLL ändern ohne neue Synthese?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: Mampf F. (mampf) Benutzerseite
Datum:

Bewertung
-1 lesenswert
nicht lesenswert
Guten Abend,

ich hab ein Projekt, das einen FPGA ziemlich mit Logik vollstopft und je 
nach PLL-Einstellungen bemüht sich der Fitter mal mehr mal weniger, 
meine Frequenzvorgabe zu erfüllen.

Beispielsweise stelle ich 160MHz ein, dann reported mir der 
Timing-Analyser 155MHz würden noch funktionieren.

Stelle ich dann 155MHz ein, meint er, es würden noch 150MHz gehen usw 
...

Die Synthese dauert fast 1,5h weshalb das ziemlich nervig ist ...

Ich würde gerne nach der Synthese den PLL-Clock einfach auf die Frequenz 
einstellen, die mir der Timing-Analyser berichtet hat, ohne erneut 
synthetisieren zu müssen.

Weiß jemand, ob das irgendwie möglich ist?

Viele Grüße,
Mampf

Autor: Martin O. (ossi-2)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Welches FPGA?
Normal gibt es für die FPGA-Familie immer eine Beschreibung der PLL mit 
ihren Möglichkeiten.

Autor: Markus F. (mfro)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Quartus = Altera/Intel

Die Dinger haben üblicherweise eine "ALTPLL_RECONFIG"-IP, mit der sich 
die PLL-Parameter während der Laufzeit umkonfigurieren lassen. Ob das 
die Sache allerdings wesentlich vereinfacht, mag ich bezweifeln...

Autor: ich (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das sollte in Quartus mit ECOs (Engineering Change Orders) möglich sein, 
könnte nur etwas schwer werden die passenden Parameter zu ermitteln. Am 
einfachsten wahrscheinlich indem man ein kleines Projekt mit nur der 
gewünschten PLL erstellt und die Parameter kopiert.
Mit einer PLL habe ich das allerdings noch nie probiert, kann auch sein, 
dass das da nicht geht, aber normalerweise sollte ECO bieten was du 
brauchst.

Autor: Kriseninterventionsspezialist (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> "ALTPLL_RECONFIG"

geht erst ab CycloneIII.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.