Xilinx cpld

Nein wenn du sie nicht benutzt. Du solltest diese Pin dann aber
konfigurieren, zb. intern auf GND.

Gruß Hagen

Sind spezielle Signale, separat geroutet im CPLD, mit geringen
Laufzeiten auf dem Silizium oder speziell aktivierbarer Logik für
Verzögerugnen. Daher werden sie für Globale Clocks (GCK) globale
Resets/Enable (GSR) und hmmm GTS.. (müsste ich erst nochmal
nachschlagen) benutzt. Sie haben öfters auch nur geringere oder
speziellere Ein/Ausgangstreiber im Vergleich zu den anderen Pins.

Es ist also eine gute Idee ein Enable/Reset/Clock Signal auf diese Pins
zu routen.

Gruß Hagen