1 | module PlayGround01v01( input wire D0, output wire LED1 ) ;
|
2 |
|
3 | wire clk ;
|
4 | assign clk = D0 ;
|
5 |
|
6 | VARIANTE1: reg regA /* synthesis preserve = 1 */ ;
|
7 | VARIANTE2: (* preserve = 1 *) reg regA ;
|
8 |
|
9 |
|
10 | always @(posedge clk) begin
|
11 | regA = regA+D0 ;
|
12 | end
|
13 |
|
14 | //assign LED1=regA ;
|
15 |
|
16 | endmodule
|
Weiss jemand wie man in Verilog unter Quartus erzwingen kann, dass
ein bestimmtes Signal/Register erhalten bleibt. Ich habs mit diversen
Varianten mit "keep" probiert, klappt aber nicht (Beispiel oben).
Wenn ich "assign LED1=regA ;" wird regA synthetisiert.
Im Forum hab ich bisher nur für Xilinx gefunden, dass man dort "Save"
benutzen muss, um das "trimming" von Variablen zu verhindern. Das hilft
mir aber nicht weiter.
