Code-Strukturen in stm32f4xx_hal_eth

[Michael S. (stroggi)]

Hallo zusammen,

ich habe mich gefragt warum in der HAL-Bibliothek für den STM32F4 
beispielsweise folgende Funktion genau so geschrieben ist wie sie es 
ist:

static void ETH_MACTransmissionEnable(ETH_HandleTypeDef *heth)
{ 
  __IO uint32_t tmpreg1 = 0U;
  
  /* Enable the MAC transmission */
  (heth->Instance)->MACCR |= ETH_MACCR_TE;
  
  /* Wait until the write operation will be taken into account:
     at least four TX_CLK/RX_CLK clock cycles */
  tmpreg1 = (heth->Instance)->MACCR;
  ETH_Delay(ETH_REG_WRITE_DELAY);
  (heth->Instance)->MACCR = tmpreg1;
}

Ganz genau geht es mir um folgendes:
In der Zeile

(heth->Instance)->MACCR |= ETH_MACCR_TE

 wir das Register MACCR bearbeitet und direkt beschrieben. Anschließend 
wird mit

tmpreg1 = (heth->Instance)->MACCR

 der geschriebene Wert ausgelesen, nur um ihn nach einer kurzen 
Wartezeit mit

(heth->Instance)->MACCR = tmpreg1

 erneut in das Register zu schreiben.

Ich habe keine Ahnung warum das so geschrieben ist wie es ist und was 
das genau soll. Hat jemand von euch eine plausible Erklärung dafür?

Viele Grüße
Michael

[Stefan F. (Gast)]

Sieht für mich danach aus, dass ein backup von dem Register angelegt 
wird, für den Fall dass es zwischendurch (ungewollt?) verändert wird.

[Tassilo H. (tassilo_h)]

Das ist ein Workaround fuer ein Erratum des Ethernet-Peripherals:

2.10.5
Successive write operations to the same register might not be fully 
taken into account

Falls mehrere Schreiboperationen direkt hintereinander in bestimmte 
Ethernet-Register erfolgen, uebernimmt das Ethernet-Peripheral die neuen 
Werte nicht, obwohl beim Auslesen des Registers der richtige Wert 
ausgelesen wird.

Daher: Schreiben (beliebig oft), letzten Wert auslesen, 4 
Ethernet-Clocks warten, gelesenen Wert nochmal schreiben.