Gast
#5724158
Hallo, Ist es möglich mit Verilog ein zweidimensionales Feld mit konstanten Werten zu erzeugen?
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
Vielleicht hilft das: https://stackoverflow.com/questions/3011510/how-to-declare-and-use-1d-and-2d-byte-arrays-in-verilog Notfalls kann man ja immer noch die Daten eindimensional angeben und zweidimensional addressieren.
Gast
#5724407
Danke Martin für deine Antwort, Ich habe ein kleines Schnippsel Hardwarebeschreibung gemacht:
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
gibt es einen komfortablen weg gleich das gesamte Array mit einmal zu initialisieren. Am liebsten so wie in c:
1 | |
2 | |
Gast
#5728714
Hi!
Ein
'
Vor der ersten { sollte zum erwünschten Ergebnis führen. Such im LRM mal
nach
'{
Da findest ein paar Beispiele!
Gruß