mikrocontroller.net

Forum: Platinen Altium Nutzen (Panelize) und Leiterplattenumriss


Autor: Tobi S. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

habe einen Nutzen mit "Panelize" erstellt:
Nutzen = Platine A + Platine B

Der Umriss der Platinen A und B wird durch "Keepout" definiert. 
"Keepout" importiert er in den Nutzen. Landet dann auch im Gerber (gko).

Das Keepout im Nutzen soll aber anders aussehen, weil ich hier noch 
Stege etc. hinzufügen möchte.

Muss ich da zwangsweise mit einer anderen Lage (Mechanical 20 o.ä.) 
arbeiten oder gibt es da einen Trick?

Vielen Dank!
Tobi

: Verschoben durch Moderator

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.