FPGA-to-RAM

[(Fan)Thomas (Gast)]

Tag zusammen,

ich möchte Daten (16-Bit-Breite, Data-Input) ind einen FPGA führen.
Diese werden von dort aus je nach Wunsch geändert oder nicht geändert
wieder ausgegeben. Die ausgegebenen Daten möchte ich in ein SRAM
speichern.
Die übertragung und speicherung geshieht mit 50 MHZ.
Die Data-Input Leitungen kommen aneinander angereiht symmetrisch in
den
FPGA.

Ich möchte wissen, ob ich eine Symmetrie beim Verbinden der
Data-Leitungen des SRAM mit denen der Data-Input einhalten muß!
Symmetrie wird zur Folge haben, dass ich unter Umständen keine kurzen
Datenleitungen haben kann, da der SRAM-CHIP die Datenleitungen nicht
alle nebeneinader hat und ich diese kreuz und quer zusammenführen muß,
damit eine symmetrie zu den Data-Input-Leitungen vorhanden ist.


         --------         ------------
IN1------|      |---------|Data1 RAM
IN2------|      |---------|Data2 RAM
IN3------|      |---------|Data3 RAM
.--------|      |---------|
.--------|      |---------|
.--------|      |---------|
.--------|      |---------|
.--------|      |---------|
.--------|      |---------|
IN16-----| FPGA |---------|Data16 RAM
         |      |---------|Adress1 RAM
         |      |---------|Adress2 RAM
         |      |---------|Adress3 RAM
         --------         |  .
                          |  .
                          |  .
                          ----------------



Kurze Verbindungen bekomme ich bei einem unsymmetrischen Aufbau, wo
ich
die PINS des FPGA an die nächstgelegensten PIN des SRAM anschließe.


         --------      ------------
IN1------|      |------|Data1 RAM
IN2------|      |------|Adress1 RAM
IN3------| FPGA |------|OE   RAM
.--------|      |------|CE
.--------|      |------|  .
.--------|      |------|  .
.--------|      |------|  .
.--------|      |------|
.--------|      |------|
IN16-----|      |------|Data15 RAM
         |      |------|Adress14 RAM
         |      |------|Adress15 RAM
         |      |------|Data16 RAM
         --------      ----------------


Macht es bei einem FPGA Probleme, wenn ich die Leitungen
ausgangsseitig
willkürlich verbinde?

Ich kann nur auf 2-Layer-Platine aufbauen.

Ich habe diese Frage schon mal gestellt, aber ohne eine
zufriedenstellende Antwort. Daher Sorry wegen dem Repost



Vielen Dank für eure Antworten!

[Guido (Gast)]

Hi Fan(Thomas),

wenn du ein eigenes Board entwickelst sollte es kein Problem sein
das SRAM einzubinden. Bei der Entwicklung ist nur zu beachten das
du später weisst an welchen Pine du das SRAM angeschlossen hast.
Du musst ja später der Designsoftware (z.B Quartus) mitteilen welche
Pine benutzt werden sollen (z.B FPGA pin E14 mit NOE des SRAMs).
Sofern es das Rastermaß des SRAMs zulässt kannst du die Leitungen
zwischen zwei Pine durchführen. Ich für meinenteil habe es so gelöst
das ich eine Miniplatine gemacht habe . Um 4 x 512Kbx8 zu verbauen habe
ich eine doppelseitige LP angefertigt wobei ich die Datenleitungen und
die Steuersignale auf die obere Seite und die
Adressleitungen sowie die Spannungsversorgung auf die untere Seite
verlegt habe. Dann habe ich auf mein Hauptboard einen Ministecker
verbaut um die LP sicher und fest zuverbinden und die Signalwege
möglichst kurz zuhalten. So kann ich FPGA Pine fortlaufen vergeben.
Es ist auch möglich das SRAM so wie das Pinnig ist an das FPGA an
zuschliessen (z.B D0 D1 OE A0 - A7 etc.). Das würde ich jedoch nicht
unbedingt empfehlen. In jedem Fall musst du eine Constraint Datei
erstellen in der steht welche Pine des FPGA's mit welcher Hardware,
bei dir z.B SRAM, verbunden sind. Mit ISE von Xilinx kann man eigene
Constrain-dateien erstellen. Sollte aber auch mit anderen Designwerk-
zeugen gehen. Dazu muss man die Dokumentation bemühen.

Guido