Forum: Analoge Elektronik und Schaltungstechnik Ltspice Falsches Modell oder Falsche Schaltung?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Tobias T. (losspost)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hi

Ich versuche Aktuell eine Schaltung zu Simulieren. Aber aus einem mir 
unbekannten Grund verhalten sich die Buffer nicht wie gedacht. Ich 
dachte das der Mittlere Hintere Pin der Signal Eingang, der untere 
Enable und der Rechte Ausgang ist. In dieser Schaltung sende ich ein 
einzelnes Rechteck als Signal. In diesem Beispiel Sollte der obere 
Buffer Enabled sein und der Untere nicht. Wie man aber am 
Spannungsverlauf sieht ist das nicht wirklich der Fall.

Habe ich ein Falsches Modell für die Buffer (Standard Ltspice Buffer) 
oder ist etwas an der Schaltung falsch was ich nicht erkenne.

von hinz (Gast)


Bewertung
0 lesenswert
nicht lesenswert
INV, BUF, AND, OR, and XOR are generic idealized behavioral gates. All 
gates are netlisted with eight terminals. These gates require no 
external power. Current is sourced or sunk from the complementary 
outputs, terminals 6 and 7, and returned through device common, terminal 
8. Terminals 1 through 5 are inputs. Unused inputs and outputs are to be 
connected to terminal 8. The digital device compiler recognizes that as 
a flag that that terminal is not used and removes it from the 
simulation. This leads to the potentially confusing situation where AND 
gates act differently when an input is grounded or at zero volts. If 
ground is the gate's common, then the grounded input is not at a logic 
false condition, but simply not part of the simulation. The reason that 
these gates are implemented like that is that this allows one device to 
act as 2-, 3-, 4- or 5- input gates with true, inverted, or 
complementary output with no simulation speed penalty for unused 
terminals. That is, the AND device acts as 12 different types of AND 
gates.

von Helmut S. (helmuts)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Generell sind die Eingänge links. Der Pin ganz unten links ist der Pin 
für das Bezugspotential. Wenn man an den nichts anschließt, dann ist das 
Bezugspotential GND.
Im Gegensatz zu realen ICs sollte man in LTspice bei A-devices an 
unbenutzte Pins bewusst nichts anschließen und zwar auch nicht GND. GND 
wird eh immer ignoriert.

Im Anhang ist eine Datei die zeigt was man bei einem Gatter oder 
D-flipflop so einstellen kann. In Flipflops muss immer mindestens einer 
der Parameter td oder trise gesetzt sein damit die Flipflops zuverlässig 
funktionieren.

: Bearbeitet durch User

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.