Gast
#5986540
Hallo miteinander, Ich habe eine Frage bezüglich der Synopsys Design Constraints Files. Ich arbeite mit der Entwicklungsumgebung von Quartus. Ich habe mir vor kurzem dieses Board gekauft: TEI0003 TRM https://www.trenz-electronic.de/fileadmin/docs/Trenz_Electronic/Modules_and_Module_Carriers/2.5x6.15/TEI0003/REV02/Documents/TRM-TEI0003-02.pdf Ich frage mich jedoch, wie ich eine 12 MHz Clock im SDC definieren kann. Kann da jemand helfen? PS: Ich finde im Internet generell wenig über SCDs. Gibt es für dieses Thema irgendeine empfehlenswerte Lektüre? Beste Grüße