Hello, How can the clk domain most easily glitch-free in Quartus 2? to be changed (Ip gene based)? Background is an LVDS ADC which is connected to the FPGA and a clk and a D returns. This can be easily received with the LVDS IP Block become. Unfortunately, I can not do the same with this IP block from altera activate the FIFO buffer which I can read out with the system clk. thanks iosman _________________ https://solutionforwindows.com https://videoder-ios.com https://onlinenotepadplusplus.com
:
Bearbeitet durch User
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.