mikrocontroller.net

Forum: FPGA, VHDL & Co. Design von Mentor HDL Disgner in Vivado simulieren


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Marie (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

Und zwar ich in Mentor Graphics HDL Designer ein komplettes FPGA Projekt 
mit Testumgebung.
Bisher habe ich das mit dem Questsim simuliert. Nun würde ich gerne das 
gleiche Projekt in Vivado laden und dort eine Simulation mit der 
vorhandenen Testumgebung dürchführen.

Wisst ihr wie ich hier vorgehen kann?

von Weltbester FPGA-Pongo (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Ich habe den HDL-Designer das letzte mal vor rund 10 Jahren benutzt, 
meine mich aber zu erinnern, dass der VHDL direkt als Hierarche scheibt. 
Die sollte man wie gewohnt einlesen / öffnen.

So oder so braucht man eine Testbench. Die kann man aber auch mit dem 
H.D.
 machen, ist nur nicht unbedingt immer effektiv.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.