Design von Mentor HDL Disgner in Vivado simulieren

Gast #6134193
Hallo zusammen,

Und zwar ich in Mentor Graphics HDL Designer ein komplettes FPGA Projekt 
mit Testumgebung.
Bisher habe ich das mit dem Questsim simuliert. Nun würde ich gerne das 
gleiche Projekt in Vivado laden und dort eine Simulation mit der 
vorhandenen Testumgebung dürchführen.

Wisst ihr wie ich hier vorgehen kann?
Gast #6135190
Ich habe den HDL-Designer das letzte mal vor rund 10 Jahren benutzt, 
meine mich aber zu erinnern, dass der VHDL direkt als Hierarche scheibt. 
Die sollte man wie gewohnt einlesen / öffnen.

So oder so braucht man eine Testbench. Die kann man aber auch mit dem 
H.D.
 machen, ist nur nicht unbedingt immer effektiv.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 6 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.