Forum: Analoge Elektronik und Schaltungstechnik Warum ist LTspice mit einem anderen OPAmp langsam?


von Patrick S. (schnibbelwind)


Angehängte Dateien:

Lesenswert?

Moin,

ich habe ein Phänomen bei LTspice, was ich mir noch nicht ganz erklären 
kann.

Ziel ist es ein Strom- und Spannungsregler zu bauen.
In der Simuation verwende ich als OPAmp ein LT1014 bzw. LT1013.

Jetzt habe ich hier eine Stange AD8672 liegen und überlege die zu 
verwenden.

Zu diesem Zweck habe ich in LTSpice die LT1014, eins zu eins, durch 
AD8672 ersetzt.

Mich wundert das die Simulation ca. 100x länger dauert.

Handhabe ich das AD-Model falsch oder ist das einfach so?!
1
* AD8672 SPICE Macro-model
2
* Description: Amplifier
3
* Generic Desc: 10/30V, BIP, OP, Low Noise, Low Ib, 2X
4
* Developed by: HH/ADI-SJ, Soufiane Bendaoud ADI Silicon valley
5
* Revision History: 08/10/2012 - Updated to new header style
6
* 2.0 (12/2009) - Corrected unpowered Ibais, PM, PSRR, IVR.  Changed noise gen,
7
*              Added input C.
8
* 1.0 ( 07/2003)
9
* Copyright 2003, 2009, 2012 by Analog Devices, Inc.
10
*
11
* Refer to http://www.analog.com/Analog_Root/static/techSupport/designTools/spiceModels/license/spice_general.html for License Statement.  Use of this model
12
* indicates your acceptance of the terms and provisions in the License Statement.
13
*
14
* BEGIN Notes:
15
*
16
* Not Modeled:
17
*
18
* Parameters modeled include:
19
* This model simulates typical values at Vs=+/-15V
20
*
21
* END Notes
22
*
23
* Node assignments
24
*                      non-inverting input
25
*                  |    inverting input
26
*                    |    |    positive supply
27
*                    |    |     |     negative supply
28
*                         |    |     |     |   output
29
*                         |    |     |     |      |
30
.SUBCKT AD8672            1    2     99    50     39
31
*#ASSOC Category="Op-amps" symbol=opamp
32
*
33
* INPUT STAGE
34
*
35
R3   5  99    2.033E+04
36
R4   6  99    2.033E+04
37
CIN  1   2    7.45E-12
38
CCM1 1  50    6.25E-12
39
CCM2 2  50    6.25E-12
40
RC   5  56    5.3E+03
41
CC   56  6    2.14E-13
42
I1   4  50    300E-06
43
VI1  450 50   2.7
44
DI1  450  4   DX
45
IOS  1   2    3E-9
46
EOS  9  1    POLY(4)  (31 98) (81 98) (83 98) (73 98)  20E-6  1 1  1 1
47
Q1   5  2  4  QINN
48
Q2   6  9  4  QINN
49
D1   2   1    DX
50
D2   1   2    DX
51
GN1  50  2    (60 61)  1.453E-05
52
GN2  50  1    (62 63)  1.453E-05
53
*
54
* GAIN STAGE
55
*
56
R7   20 98     1.652E+05
57
C3   20 98     5.61E-07
58
G1   98 20     (5 6) 3.603E-01
59
EV1   98 21 POLY(1) (99 98)  -2.0E0 10E-1
60
EV2   22 98 POLY(1) (98 50)  -2.3E0 10E-1
61
D5   21 20     DX
62
D6   20 22     DX
63
EPLUS 97 0    99  0  1
64
ENEG  51 0    50  0  1
65
Rtemp1 97 51 1meg
66
*
67
* COMMON-MODE GAIN NETWORK
68
*
69
E5   30 98     POLY(2) (2 50) (1 50)  0  4.196E-03  4.196E-03
70
RCM1 30 31     1.061E+03
71
RCM2 31 98     1.592E-01
72
CCM  30 31     1.000E-06
73
*
74
* PSRR NETWORK
75
*
76
EPSY 98 72 POLY(1) (99,50) 3.350E-03  9.375E-01
77
CPS3 72 73 1.000E-06
78
RPS3 72 73 9.947E+02
79
RPS4 73 98 1.061E-02
80
*
81
* VOLTAGE NOISE REFERENCE OF 2.8nV/rt(Hz)
82
*
83
VN1 80 98 0
84
RN1 80 98 26.34E-3
85
HN  81 98 VN1 2.80E+00
86
RN2 81 98 1
87
*
88
* FLICKER NOISE CORNER
89
*
90
DFN 82 98 DNOISE
91
VFN 82 98 DC 0.65520
92
HFN 83 98 POLY(1) VFN 1.00E-03 1.00E+00
93
RFN 83 98 1
94
*
95
* CURRENT NOISE SOURCE WITH FLICKER NOISE
96
*
97
D60 60 0 DIN1 1000
98
I60 0 60 1m
99
D61 61 0 DIN1
100
I61 0 61 1u
101
*
102
* SECOND CURRENT NOISE SOURCE
103
*
104
D62 62 0 DIN1
105
I62 0 62 1u
106
D63 63 0 DIN1
107
I63 0 63 1u
108
*
109
R17  33 99     1meg
110
R18  33 50     1meg
111
C178 33 50    1E-06
112
C188 33 99    1E-06
113
EREF  98 0    33  0  1
114
*
115
GSY  99 50     POLY(1) 99 50 2.24E-3 15E-6
116
*
117
* OUTPUT STAGE
118
*
119
R19  34 99     100
120
R20  34 50     100
121
G9   34 99     99 20  1.000E-02
122
G10  50 34     20 50  1.000E-02
123
*
124
V3   35 34     0.65
125
D9   20 35     DX
126
V4   34 36     0.52;
127
D10  36 20     DX
128
*
129
G7   37 50     20 34  1.0E-2
130
G8   38 50     34 20  1.0E-2
131
D11  99 37     DX
132
D12  99 38     DX
133
D13  50 37     DY
134
D14  50 38     DY
135
*
136
F1   34  0     V3  1
137
F2   0  34     V4  1
138
*
139
L3   34 39     1E-8;  39 is output pin
140
*
141
* MODELS USED
142
*
143
.MODEL QINN NPN(BF=3.0E4, VA=130)
144
.MODEL DX   D(IS=1E-15, RS=1m Cjo=10f)
145
.MODEL DY   D(IS=1E-15 BV=50 Cjo=10f)
146
.MODEL DEN  D(IS=1E-12, RS=4.0E+2, KF=1.08E-16, AF=1 Cjo=10f)
147
.MODEL DNOISE D(IS=1E-14,RS=1E-1,KF=3.14E-14)
148
.MODEL DIN  D(IS=1E-18, RS=1.0E-6, KF=1.82E-14, AF=1)
149
.MODEL DIN1 D(IS=1E-16, RS=1.0E-0, KF=3.7E-16, AF=1)
150
.ENDS AD8672
151
*$
1
.subckt LT1013 1 2 3 4 5
2
A1 2 1 0 0 0 0 0 0 OTA g=0 in=15f ink=60
3
B1 0 N003 I=10u*dnlim(uplim(V(1),V(3)-1.1,.1), V(4)-0.4, .1)+1n*V(1)
4
B2 N003 0 I=10u*dnlim(uplim(V(2),V(3)-1.09,.1), V(4)-0.41, .1)+1n*V(2)
5
C6 3 1 .1p Rpar=20G noiseless
6
C7 1 4 .1p noiseless Rpar=20G
7
C8 2 4 .1p Rpar=20G noiseless
8
C9 3 2 .1p Rpar=20G noiseless
9
C10 N003 0 1f Rpar=100K noiseless
10
D1 N005 3 XU
11
D4 4 N005 XD
12
M1 3 N004 5 5 N temp=27
13
M2 4 N004 5 5 P temp=27
14
C1 N004 0 12f Rpar=1Meg noiseless
15
C3 3 5 .5p
16
C4 5 4 .5p
17
D5 N004 5 YU
18
D6 5 N004 YD
19
G1 0 N004 N005 0 1µ
20
C2 2 1 1f Rpar=435Meg noiseless
21
A2 0 N006 0 0 0 0 N005 0 OTA g=160u iout=9.59u Cout=23.4p Vhigh=1e308 Vlow=-1e308
22
G2 0 N006 N007 0 1m
23
L2 N006 0 .457m Cpar=5.08p Rser=1.29k Rpar=4.448275862068965k noiseless
24
A3 0 N003 0 0 0 0 N007 0 OTA g=1m linear en=20.2n enk=2 Vhigh=1e308 Vlow=-1e308
25
C11 N007 0 532p Rpar=1k noiseless
26
D2 2 3 DBIAS
27
D3 1 3 DBIAS
28
.model XU D(Ron=1K Roff=100G Vfwd=-.72 epsilon=1.0 noiseless)
29
.model XD D(Ron=1K Roff=100G Vfwd=-.114 epsilon=1.0 noiseless)
30
.model YU D(Ron=500 Roff=1T Vfwd=.77 epsilon=.1 noiseless)
31
.model YD D(Ron=1k Roff=1T Vfwd=.74 epsilon=.1 noiseless)
32
.model DBIAS D(Ron=1k Roff=1T Vrev=0.6 revilimit=12n noiseless)
33
.model N VDMOS(Vto=-100m Kp=70m)
34
.model P VDMOS(Vto=100m Kp=70m pchan)
35
.ends LT1013
36
*

von Helmut S. (helmuts)


Angehängte Dateien:

Lesenswert?

Hallp Patrick,
die längere Simulationszeit liegt bestimmt am Modell.

Ich habe versucht mal dem Simulator das Leben zu erleichtern.


.options gminsteps=0 srcsteps=0

Das hat noch nicht viel gebracht.

Dann habe ich LTspiceXVII ein paar Algorithmen überspringen lassen.

.options gminsteps=0 srcsteps=0

Das war der Durchbruch bezüglich Simulationszeit. Jetzt ist der 
Unterschied nur noch Faktor 3 zum LT1014.

von Patrick S. (schnibbelwind)


Lesenswert?

Moin, danke.

Wieder was dazu gelernt.

Habe durch deinen Beitrag diese ltwiki.org Einträge gefunden. (Für 
weitere Infos)


.OP -- Find the DC Operating Point
http://ltwiki.org/LTspiceHelp/LTspiceHelp/_OP_Find_the_DC_operating_point.htm


.OPTIONS -- Set Simulator Options
http://ltwiki.org/LTspiceHelp/LTspiceHelp/_OPTIONS_Set_simulator_options.htm

von Helmut S. (helmuts)


Lesenswert?

> Ich habe versucht mal dem Simulator das Leben zu erleichtern.

> .options gminsteps=0 srcsteps=0

Da wollte ich schreiben

.options gmin=1e-10 abstol=1e-10

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.