mikrocontroller.net

Forum: Platinen FPGA-RAM


Autor: (Fan)Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Tag zusammen,

ich möchte Daten (16-Bit-Breite, Data-Input) ind einen FPGA führen.
Diese werden von dort aus je nach Wunsch geändert oder nicht geändert
wieder ausgegeben. Die ausgegebenen Daten möchte ich in ein SRAM
speichern.
Die übertragung und speicherung geshieht mit 50 MHZ.
Die Data-Input Leitungen kommen aneinander angereiht symmetrisch in den
FPGA.

Ich möchte wissen, ob ich eine Symmetrie beim Verbinden der
Data-Leitungen des SRAM mit denen der Data-Input einhalten muß!
Symmetrie wird zur Folge haben, dass ich unter Umständen keine kurzen
Datenleitungen haben kann, da der SRAM-CHIP die Datenleitungen nicht
alle nebeneinader hat und ich diese kreuz und quer zusammenführen muß,
damit eine symmetrie zu den Data-Input-Leitungen vorhanden ist.


         --------      ------------
IN1------|      |------|Data1 RAM
IN2------|      |------|Data2 RAM
IN3------|      |------|Data3 RAM
.--------|      |------|
.--------|      |------|
.--------|      |------|
.--------|      |------|
.--------|      |------|
.--------|      |------|
IN16-----| FPGA |------|Data16 RAM
         |      |------|Adress1 RAM
         |      |------|Adress2 RAM
         |      |------|Adress3 RAM
         --------      |  .
                       |  .
                       |  .
                       ----------------



Kurze Verbindungen bekomme ich bei einem unsymmetrischen Aufbau, wo ich
die PINS des FPGA an die nächstgelegensten PIN des SRAM anschließe.


         --------      ------------
IN1------|      |------|Data1 RAM
IN2------|      |------|Adress1 RAM
IN3------| FPGA |------|OE   RAM
.--------|      |------|CE
.--------|      |------|  .
.--------|      |------|  .
.--------|      |------|  .
.--------|      |------|
.--------|      |------|
IN16-----|      |------|Data15 RAM
         |      |------|Adress14 RAM
         |      |------|Adress15 RAM
         |      |------|Data16 RAM
         --------      ----------------


Macht es bei einem FPGA Probleme, wenn ich die Leitungen ausgangsseitig
willkürlich verbinde?

Ich kann nur auf 2-Layer-Platine aufbauen



Vielen Dank für eure Antworten!

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.