Forum: FPGA, VHDL & Co. Wie HPS-Pins in Quartus auswählen?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von DerJonathan (Gast)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

Ich nutze das TSoM Evaluation Kit 
(https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=1211).

Nach anfänglichen Tutorials würde ich gerne über eine serielle 
Verbindung mit dem FPGA kommunizieren (Code zu beispw. UART Transmitter 
gibt es ja zu Hauf).
Bisher konnte ich über Quartus 2 die benötigten Pins im Pin-Planner 
auswählen. Im Handbuch zum TSoM habe ich die benötigten Pins gefunden. 
U.a. die beiden A_22 und B_21(Siehe Anhang).
Mein Problem ist, dass die Pins im Pin-Planer nicht auswählbar sind, da 
es sich um Device oder HPS-Pins handelt (ist das richtig?!).

Allerdings habe ich im Handbuch zum Evaluation Kit Demos gefunden, die 
wiederum genau diese Pins ausgewählt haben.

Weiter habe ich im Handbuch gefunden:
>The board provides 25 HPS GPIOs (3.3V), which are connected directly to the 
Cyclone V SoC HPS. [...] Each HPS I/O corresponds to different HPS peripheral 
controllers, users can set these peripheral controllers through the *Qsys built in 
Quartus software*.

Um diese HPS GPIOs geht es wohl. Ich habe mir daraufhin Qsys angesehen, 
konnte aber keine Lösung finden, zumal auch die oben angesprochenen 
Demos keine *.qsys Dateien besitzen, also die Zuweisung wohl ohne Qsys 
geschehen ist.
Kann mir wer sagen, wie ich diese HPS GPIOs auswähle? Sitze schon ein 
Weilchen an dem Problem und weiß leider nicht mehr weiter.

Liebe Grüße
Jo

von Duke Scarring (Gast)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Offensichtlich sind das dedizierte Pins. Vermutlich kann man die gar 
nicht so frei wählen, wie die normalen FPGA-IOs.
Bei der Konkurrenz gibt es da einen Dialog um die Multiplexer 
einzustellen.

von RolandB (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hallo,

es handelt sich um dedizierte HPS Pins.
Die genaue Zuteilung der Funktion erfolgt über den Preloader bzw. 
DeviceTree. Siehe Dokumentation wie das generiert wird. Konfiguriert 
wird das auch im System Builder im HPS Block.
Die Funktion dieser Pins ist schon vor der Konfiguration des FPGAs im 
Linux  verfügbar.

Will man hier frei konfigurierbare FPGA Pins verwenden muss dies im Qsys 
bzw. System Builder so konfiguriert werden. Die PINs sind dann als 
Conduit verfügbar und können im Quartus frei verwendet (bzw. anderen 
Blöcken zugeteilt werden).

Gruss

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.