mikrocontroller.net

Forum: FPGA, VHDL & Co. Verilog nach VHDL konvertieren


Autor: Manfred Schäfer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe angefangen mich in das Gebiet programmierbare Logik
einzuarbeiten und habe mich hierfür für VHDL entschieden.
Da ich einige Programmstücke - darf man hier von Programm reden - im
Internet gefunden habe, die allerdings in Verilog geschrieben sind,
möchte ich diese in VHDL übersetzen.
Zusätzlich Verilog zu lernen halte ich in meiner gegenwärtigen
Situation, bin noch Anfänger, nicht für sinnvoll.
Meine Frage ist nun: wer kennt ein Programm, welches Verilog-Code in
VHDL-Code übersetzt, möglichst als Freeware.

Gruß

Manfred

Autor: AxelM (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also ein programm ist mir nicht bekannt. Wenn du allerdings mit dem
Xilinx ISE oder Webpack oder der gleichen arbeitest, kannst du
komponenten gemixt nutzen. So kann zum Beispiel die eine komponente in
VHDL die nächste in Verilog geschrieben sein. Hilft dir das weiter?

Axel

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
kann der ModelSim in der freien XILINX-Version auch
Verilog und VHDL gemischt simulieren ?

Autor: Kest (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nein, kann er nicht!

Kest

Autor: Manfred Schäfer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Axel

Den Baustein den ich ins Auge gefasst habe bzw. das Entwicklungsboard,
das ich habe, ist von Xilinx.
Aber da ich die Code-Stücke verstehen und eventuell verändern möchte
ist eine Umsetzung von Verilog nach VHDL für mich sinnvoll.
Ich hatte ein Programm, aber das finde ich momentan leider nicht mehr.

Gruß

Manfred

Autor: AxelM (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also zum Verstehen sollte man dann doch Verilog lernen. Aber das ist
auch ne äusserung die dir nichts bringt :-) SORRY.
Aber mal im ernst. Mit solchen Programmen habe ich keine erfahrung. Ich
kann nur sagen, das Codes, die vom PC erzeugt werden (so also auch beim
Übersetzen Verilog => VHDL) extreeeeem schwer zu verstehen sind. Bestes
beispiel ist das Codechaos was beim erzeugen einer Statemachine mit dem
StateEditor (oder wie der auch heisst) rauskommt.


Axel

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Warum findest Du nicht codestücke in VHDL ? ->

tech-www.informatik.uni-hamburg.de/vhdl/

www.opencores.org

Autor: high_speed (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.