Hallo zusammen, ich stolpere immer wieder über den Begriff Register in Verbindung mit FPGA/CPLD. Aber ich kapiere nicht was man unter einem Register verstehen soll. Bei uC ist der Begriff Register logisch. Aber bei programmierbaren Schaltungen????? Sebastian
Einen Registerbeschreibung in VHDL ! process (Clock) begin if RISING_EDGE(Clock) then Q1 <= D; end if; end process; mehr ? siehe : http://www.doulos.com/knowhow/vhdl_designers_guide/ Gruss Jens
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.