Gast
#387470
Hallo, ich versuche mich seit ein paar Tagen an einer Statemachine in VHDL für den ISA-Bus vom PC. Die Entwicklungsumgebung ist Quartus II und ein Cyclone-Evalboard von Altera. Einfache VHDL Programme habe ich damit schon zum Funktionieren gebracht :-) Die ISA-Bus Statemachine ist eigentlich auch nicht so kompliziert. Die Kompilierung erfolgt auch ohne Fehlermeldungen. Aber beim Optimierungsschritt werden die Warnungen ausgegeben, das wichtige Signale statisch auf GND oder VCC verdrahtet wurden. Im Hierachy-Browser wird angezeigt, dass die Statemachine keine Ressourcen belegt. "Warning: Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results Info: Pin PC_D[15] has a permanently enabled output enable ... Info: Pin PC_D[0] has a permanently disabled output enable" "Warning: Reduced register isa_controller:inst5|controller:U0|currentState~21 with stuck data_in port to stuck value GND ... Warning: Reduced register isa_controller:inst5|controller:U0|currentState~25 with stuck data_in port to stuck value GND" Ich habe darauf geachtet die IO-Signale möglichst auf IO-Ports zu legen, damit diese nicht wegoptimiert werden. Ich nehme an, dass der Fehler im VHDL-Programm liegt. Hier bin ich mir nicht ganz sicher, ob ich den bidirektionalen Datenbus richtig behandle. Wie kann ich den Fehler eingrenzen, wenn alles wegoptimiert wurde? Ich habe den Code als Datei angefügt. Hat jemand eine Idee? Gruß, Jürgen. PS: Die Schaltung (isa-controller_blockdiagramm.jpg) ist natürlich noch nicht im geringsten getestet... eben wegen o.g. Probleme PPS: Kennt jemand eine Möglichkeit, mit der man die Optimierung von bestimmten Signalen unterbinden kann?