mikrocontroller.net

Forum: FPGA, VHDL & Co. LUT´s bei FPGA´s


Autor: Markus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo, ich stehe gerade vor einem Problem:
Ich habe noch nicht so große Erfahrung mit FPGA, will jetzt aber mal
ein neues Projekt beginnen, wofür ich aber fertige IP-Cores mit
verwenden möchte. Hier wird jedoch immer die Größe in LUT´s angegeben,
mit denen ich nicht viel anfangen kann. Bei Xilinx werden immer nur die
Anzahl Logikzellen angegeben...
Ist das im Prinzip oder besteht eine Loikzelle aus mehreren LUT´s?
Ich habe einen Spartan3 1000k in dem ich eine FPU mit verwenden möchte,
die mit 8000 LUT´s in einem Virtex 2 angegeben ist und in einem Asic mit
20k Gattern realisiert werden könnte. Von den Gattern würde es ja
reichen, aber wie siehts mit den LUT´s aus?

Gruß Markus

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Entscheidend ist die Anzahl der slices, jedes slices hat bei spartan3
und virtex2 2 LUT's und 2 FF. 4 Slices ergeben ein 1 CLB (configurable
Logic Block). Ein Spartan3-1000 hat 1920 Slices, also knapp 8000
LUT's.

Allerdings ist die Frage ob doe Angabe von 8000 LUT's = 20K ASIC
Gatter stimmt.
Die FPU ist sicherlich in einer Hochsprache (VHDL oder Verilog) und
wurde wahrscheinlich mit einem alten Synthesizer und alten Xilinx tools
übersetzt. Die Angabe von 8000 LUT's halte ich daher für übertrieben,
insbesondere wenn man die Angaben von Xilinx eigener FPU heranzieht:

http://www.xilinx.com/ipcenter/processor_central/m...

Da steht was von 1000 LUT.

 Und dann stellt sich die Frage nach der Taktung. Designs mit hoher
Taktung brauchen in der regel mehr Slices, als das selbe mit einer
moderaten Frequenz. Grund hierfür sind Logikverdopplungen und die
kombinatorische Tiefe und damit den krit. Pfad zu verkürzen.

Kurz: falls die 8000 LUT's stimmen, ist der Spartan3-1000 randvoll.
Aber es gibt sicherlich FPU's und Implementierungen "deiner" FPU die
den 1000er mit weniger als 50% auslasten.

Autor: andi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ein XC3S1000 hat 1920 CLB = 7680 Slices = 15360 LUT's

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Andis Angabe ist korrekt, knapp 16000 LUT's. Die von mir genannten
knapp 8000 ist die Anzahl der Slices. Und wie genannt (aber in der
Rechnung übersehen) hat bei S3 jedes Slice 2 LUT's.

Dank dem Korrektor!

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.