Gast
#387822
Hi,
ich habe mir soeben edk und ise in version 8.1 mit den jeweils
verfügbaren updates installiert. dabei habe ich ein bisher
funktionierendes design für ein spartan3 starterkit neu synthetisiert
und es passt plötzlich nicht mehr in das fpga, was mich etwas stutzig
macht.
Gleichzeitig ist die maximale Geschwindigkeit des uBlazes von 88,87Mhz
auf 86,62Mhz gesunken.
vorher (hat gerade noch rein gepasst):
Logic Utilization:
Number of Slice Flip Flops: 1,650 out of 3,840 42%
Number of 4 input LUTs: 2,836 out of 3,840 73%
Logic Distribution:
Number of occupied Slices: 1,918 out of 1,920 99%
Number of Slices containing only related logic: 1,760 out of 1,918
91%
Number of Slices containing unrelated logic: 158 out of 1,918 8%
Total Number 4 input LUTs: 3,292 out of 3,840 85%
Number used as logic: 2,836
Number used as a route-thru: 112
Number used for Dual Port RAMs: 256
Number used as Shift registers: 88
nachher:
Logic Utilization:
Number of Slice Flip Flops: 1,595 out of 3,840 41%
Number of 4 input LUTs: 3,014 out of 3,840 78%
Logic Distribution:
Number of occupied Slices: 1,945 out of 1,920 101%!!!!
Number of Slices containing only related logic: 1,759 out of 1,945
90%
Number of Slices containing unrelated logic: 186 out of 1,945 9%
Total Number 4 input LUTs: 3,430 out of 3,840 89%
Number used as logic: 3,014
Number used as a route-thru: 69
Number used for Dual Port RAMs: 256
Number used as Shift registers: 91
Ist Euch ähnliches passiert? Es scheint mir, dass die Tools
ineffizienter arbeiten als vorher arbeiten.
Optimization ist übrigens auf "Speed" mit Optimization Effort
"high" gestellt. Ich könnte es natürlich mal auf Slices hin
optimieren - ich finde es aber trotzdem komisch, dass die Effizienz der
tools nachgelassen hat.
Viele Grüße,
Thomas