Gast
#388501
Hallo, ich habe ein normalen VHDL code geschrieben. Für die simulation soll jetzt daten aus einer Datei gelesen bzw geschrieben werden. write und read sind ja nicht synthetisierbar ? ... jetzt dacht ich ich kann mit einer constanten bestimmen ob write und read ausgeführt wird , nämlich so : constant SIM : boolean := true; simulation: if SIM generate begin write(L_OUT,CONV_INTEGER(SCR_WORD)); -- writeline(REG,L_OUT); end generate; allerdings kommt immer für die Zeile if SIM generate der fehler unexpected generate, expecting then ?? was mach ich falsch ? Chris