Hi!
Nur ne ganz kurze Frage. Ich habe zwei 5bit std_logic_vector zahlen.
Ich möchte nun von der größeren die kleinere abziehen bzw
result = abs( x - y);
berechnen.
momentan mache ich es so:
1 | if (x > y) then
|
2 | result <= x - y;
|
3 | else
|
4 | result <= y - x;
|
5 | endif;
|
Da wird vom vhdl compiler ja der result = ... - ... Teil quasi doppelt
angelegt.
Gibt es einen weg das ganze zu optimieren ?
Das ganze soll auf nem Spartan3 FPGA laufen und ich brauche sehr viele
dieser Berechnungen (teils ineinander geschachtelt).
Bye, Simon