Gast
#388691
Hallo, ich schreibe gerade mein erstes Programm in VHDL. Ich verstehe die Funktionsweise der Syntheseumsetzung noch nicht 100% genau. Ich habe auf meinem Board einen Takt von 50 Mhz. Ich möchte einen Clock-Divider haben, der mir von diesem Takt abgeleitet einen zwei Takte zur Verfügung stellt. Einen 100Khz und einen 1Hz Takt. Zudem habe ich noch ne Frage: Wenn ich ein Modul in VHDL starte, der auf ein Aeingangssignal reagierend mir ein Ausgangssignal liefert.. Wie kann ich erreichen, dass ich am Ausgang nur einen kurzen Impuls erhalte, der sofort wieder auf Low geht, auch wenn das Einganssignal längere Zeit auf High steht? Danke