mikrocontroller.net

Forum: FPGA, VHDL & Co. Im ISE 8.1: Schematic zu VHDL konvertieren


Autor: jojansen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin,
Ich habe ein CPLD-Schematic bekommen welches wie Kraut und Rüben
aussieht und wollte den im ISE 8.1 in VHDL umwandeln. Kompilieren vom
Schematic geht. Die Constraints sind auch da.
Geht das, und wenn ja, wie?
:-) Johannes

Autor: Sven Johannes (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin..

Wenn sich da nichts gravierendes geändert hat, geht es nicht.
Die Zeichnung ist keine Visualisierung der Logik, wie etwa bei
FPGAdvantage, sondern etwas Eigenstäniges aus vorgefertigten
Logikblöcken.

--
 SJ

Autor: SupaChris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wieso geht das nicht? Ich hab die 7.1 da geht das. Muss ja auch, wie
wollte man das sonst simulieren? Einfach bei Process View für das .sch
File -> Design Utilities -> View HDL Functional Model.
Aber das sieht dann immer noch wie Kraut und Rüben aus, der übersetzt
ja nur die Leitungsverbindungen und instanziiert alle Gatter usw.
Sinnvollen VHDL Code bekommst du damit nicht. Aber es ist dann
simulierbar.

Autor: Sven Johannes (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin...

ja, das meinte ich mit "fravierenden Änderungen".
Der VHDL-Spaghetti-Code ist ja nun nicht wirklich menschenlesbar und
ich hatte die Frage so verstanden, daß da aufgeräumt werden sollte.

--
 SJ

Autor: jojansen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke Euch Beiden,
Ich habe was herausbekommen, was wie VHDL aussieht. Ist aber schon
Spagetticode. So langsam kommt mir die Erkenntnis, daß es doch nicht so
richtig klappen kann, schönen und für einen Anfänger lesbare Code zu
bekommen. Da muß Ich wohl weiter durch den Spagettischaltplan. Der ist
immer noch nicht schöner geworden ;-)
:-) Johannes

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.