Xilinx ISE8.1 - Spartan3e - timing constraints Frage

Du solltest bei Xilinx die Dokumentation zu den Constraints durchlesen,
ist gar nicht so schlecht erklärt.

In Deinem Fall hast Du 4 Constraints mit unterschiedlichster Wirkung.

Das PERIOD Constraint ist das wichtigste und sagt dem Tool die
Arbeitsfrequenz. In Deinem Fall (48 MHz) kannst Du ruhig 20 ns als
Periodendauer angeben, die Tools arbeiten eher konservativ. Also :
TIMESPEC "TS_uC_CLK"    = PERIOD "uC_CLK" 20 ns HIGH 50 %;

Die OFFSET Constraints beziehen sich nur auf die Ein- und Ausgänge, und
haben mit der Arbeitsfrequenz nichts zu tun.
OFFSET IN sagt daß die Eingänge 18 ns vor der Taktflanke stabil sind,
daß das FPGA also eine Setup-Zeit von 18 ns zur Verfügung hat.
Das hängt von der Peripherie zu deinem FPGA ab.
Ob das bei deiner Schaltung wirklich so ist, kannst nur Du wissen, bei
einer Taktperiode von 20 ns kommt mir eine Setup-Zeit von 18 ns eher
unwahrscheinlich hoch vor und wird von einem modernen FGPA auch nicht
benötigt.
OFFSET OUT bedeutet, dass die gültigen Ausgangswerte erst 18 ns nach
der Taktflanke an den Pins erscheinen müssen, weil die dem FPGA
nachgeschalteten Chips diese erst dann übernehmen. Ob dies so ist,
hängt wiederum nur von Deiner Schaltung ab.
Wenn der nachfolgende Baustein synchron mit dem FGPA arbeitet und an
der selben Falke die Daten übernimmt, dann hat er im schlimmsten Fall
nur 2 ns Setup-Zeit (=recht wenig).
Die OFFSET Constraints geben aber nur Maximalzeiten an. Die effektiven
Setupzeiten werden meist niederer sein, ebenso werden die Ausgänge oft
schneller sein.

Das letzte Constraint ist nur für kombinatorische Logik, also für alle
Signale, die von Eingängen zu Ausgängen gehen, ohne über FF zu gehen.
Ein Beispiel wäre z.B. ein Adress-Dekoder.
Wahrscheinlich gibt es in deinem Design gar keine solchen Signale.

Grüße
Klaus

Hallo Klaus,
Vielen Dank für die kompetente Antwort.
Du hast dieses Xilinx-Dokument gemeint?
ftp://ftp.xilinx.com/pub/documentation/misc/timingcsts6i.pdf

Ich werde dieses mal durchgehen und melde mich sonst bei weiteren
Fragen wieder.

Gruss, Martin Kohler

"In Deinem Fall (48 MHz) kannst Du ruhig 20 ns als
Periodendauer angeben, die Tools arbeiten eher konservativ."

Das halte ich für eine gewagte Aussage. Sicher wird das auf dem
Testboard funktionieren, wo normalerweise Raumtemperatur und optimale
Spannungsverhältnisse herrschen.

Bei höheren Umgebungstemperaturen wird der Chip aber langsamer und der
im Labor funktionierende Baustein hat dann im Feld unerklärliche
Ausfälle.

Von daher neige ich eher dazu, dass eher knapper zu kalkulieren und
erst bei Problemen (z. B. Baustein zu klein, oder Timing nicht
erreichbar) zu schauen, wie weit man gehen muss.

Die OFFSET Zeiten halte ich auch für sehr hoch, eigentlich sollten
Daten, die an den Inputs anliegen, sofort in ein FF gehen, also eher
niedrige Delays haben. Analog gilt das an den Ausgängen. Ich würde
eher Werte um die 5ns nehmen.

Gruss
Axel