Forum: FPGA, VHDL & Co. FPGA Konfiguration mit stockendem Datenstrom


FPGA Konfiguration mit stockendem Datenstrom
von Bustle (Gast)

Lesenswert?
• ▲
▼ 
Guten Morgen,

ich möchte einen FPGA (XC3S400) über den "Slave Parallel Modus"
programmieren, jedoch habe ich keinen kontinuierlichen Datenstrom.

Kann ich über den CCLK Takt die Datenpausen überbrücken? Momentan habe
ich es so programmiert. Wenn Daten vorhanden sind schalten ich den CCLK
Takt ein, wenn keine Daten vorhanden sind, schalte ich den CCLK Takt ab.
Ist das so möglich. Bis jetzt habe ich noch kein Erfolg.

Ist zudem vor und nach der Konfiguration am CCLK Eingang ein Takt
erforderlich oder nur wärend der Datenphasen?

Danke

Gruß
Bustle

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.