ise 8.1 alle quellen in "work" mappen

Tobias O. Gast #389888
Lesenswert?
• ▲
▼ 
Hallo,
ich spiele gerade etwas mit der grlib (Bibliothek, die mit dem Leon
Prozessor ausgeliefert wird) und dem Amba-Bus herum. Die grlib besteht
aus diversen Bibliotheken, die alle aufeinander aufbauen. Problematisch
ist die Synthese mit der Ise 8.103. Diese versteht irgendwie
die Abhängigkeiten der Bibliotheken untereinander nicht. Gibt es
eine Möglichkeit oder einen Schalter, mit der man der Ise klar machen
kann, dass alle Quelldateien in die Work-Bibliothek gemappt werden
sollen.
Wenn es so eine Möglichkeit gibt, was muss ich wo Einstellen.
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
FPGAküchle Gast #389890
Lesenswert?
• ▲
▼ 
Hm, versuchst du ein design aus mehreren Bibliotheken als work,ieee und
den üblichen Xilinx Kram unisim zu synthetisieren? Hast du also
Codezeilen wie

<vhdl>
library meinetollelib;
use meinetollelib.blocks.all;
</vhdl>

?

Da hat der xst so seine probleme mit. Ich habs bei ner anderen
Bibliothek aufgegeben und alles ins work synthetisiert. Also
die obenen genannten zeilen ungebaut zu:

<vhdl>

use work.blocks.all;
</vhdl>


Jetzt musst du nur noch die daumen drücken. Ohne Umbau sind mir die
Haare grau geworden ...
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Tobias O. Gast #389891
Lesenswert?
• ▲
▼ 
Genau das ist (war) mein Problem.
Ist eine Menge Arbeit, aber jetzt scheint es zu funktionieren. Wäre zu
schön um war zu sein, wenn man seine liebevollen Bibliotheken einfach
so  hätte synthetisieren können.


Vielen Dank. MfG Tobias
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren