ChipScope Pro, Logikanalyse

[Dominik S. (realniki)]

Hallo!

Ich habe zwei Fragen zur Verwendung des ChipScope Pro.
Meine Ausstattung: Ich verwende das Spartan-3E-Testboard auf dem ein
PicoBlaze läuft.

Frage 1:
Gibt es eine Möglichkeit nachdem eine Triggerbedingung eingetreten ist
selektiv Daten aufzunehmen?

Z.B.:
Wenn Bus X den Wert a annimmt soll der Chipscope triggern (Post- oder
Prätriggerung). Nun sollen die Daten aber nur abgespeichert werden,
wenn X in einem bestimmten Wertebereich b liegt.
  Ist das gleich zur "Laufzeit" der Datenaufnahme möglich, sodass der
gesamte Speicher nur für die interessierenden Daten genutzt wird? (Zur
Not würde es aber auch reichen, die Daten hinterher zu filtern.)

Frage 2:
Wozu genau dient die Option "N Samples" (statt "Windows") für die
Datenaufnahme?


Anonsten sei noch angmerkt, dass ich erst seit ein paar Monaten mit
FPGA, ChipScope etc. zu tun habe und deshalb fast noch blutiger
Anfänger bin.


Vielen Dank im Voraus,
Dominik

[FPGAküchle (Gast)]

ja es gibt einen schalter um den datensatz mit einem Signal
abzuspeichern. hab ich aber grad nicht vor augen, weiss also nicht wie
das hies (data valid?, data aquise ?).

Eventuell muss du aber einen passenden ICON controller dafür
generieren,
(es gibt einen chipscope core generator, mit dem baust du dir einen
passenden chipscope core (anzahl triggersignal, triggerbedingungen,
trigger_fsm, speichertiefe etc.)

Unterschied window: n sample:

Hm, lang nicht mehr gemacht, eventuell war window wiederholend (bei
jedem trigger, das window vollmachen) und bei n-sample nur bei ersten
Trigger N daten aufzeichnen.

Die Doku hilft meist etwas weiter, wenn man schon am chipscope
rumgedreht hat.

[FPGAküchle (Gast)]

Aehm daten abspeichern die nur in einem bestimmten range liegen.
Skeptische ich glaub da musst du dir ein signal basteln das den bereich
checkt und damit die daten gültig machen (abspeichern). Range als
trigger muss auch vom ICON (oder war das der ILA(?)) unterstützt
werden, also wirst du den chipscope core generator anwerfen müssen.
Besser den alten core nicht überschreiben.

[FPGAküchle (Gast)]

Ich habe ein Bild von passenden Einstellungen für den ila core
beigefügt. Die Funktion nennt sich storage qualification.

[FPGAküchle (Gast)]

Sorry, bild vergessen :-o

[Dominik S. (realniki)]

Hey, danke dir für die Mühe mit den Antworten!
Mal sehen, ob ich das hinkriege.

Meine Cores erzeuge ich durch die im ISE eingebundene CDC-Datei. Mit
einem Doppelklick darauf kann ich dann meine Cores erstellen. Bis jetzt
habe ich zwei ILAs in meinem Layout (einer für Daten, der andere zum
Debuggen des PicoBlaze). Ich habe auch mal versucht einen ATC2-Core
einzubinden, bekam aber immer eine Fehlermeldung, dass etwas mit meiner
Clock nicht stimmt (per "individual pin location" ging's auch nicht).