Forum: FPGA, VHDL & Co. Verständnisproblem


von 2lazy2login (Gast)


Lesenswert?

Hallo Leute,

angenommen ich hab einen 60MHz Takt und leite davon einen 15MHz Takt
ab. Natürlich hab ich meinem Quartus gesagt, was das für Takte sind und
auch wie sie voneinander abhängen, so dass er nicht über einen "ripple
clock" meckern kann.

Weiterhin angenommen ich hätte einen Prozess, der mit den 60MHz läuft
und innerhalb des Prozesses will ich den langsamen Takt abfragen, ob
der high ist. Das würde also so aussehen:

process (clk60)
begin
  if clk60'event and clk60='1' then
    if clk15='1' then
      ...
    end if;
  end if;
end process;

Das was mich beunruhigt ist jetzt, ob das Ergebnis immer gleich ist, da
die beiden Taktflanken synchron kommen. Kann es da nicht vorkommen, dass
durch Laufzeiten usw das Ergebnis nichtdetermnistisch ist?

von Jörn (Gast)


Lesenswert?

Wie hast du den 15Mhz Takt abgeleitet? Ist es deine Absicht, dass die
Aktion in dem if clk15='1' Statement vier clk60 Taktzyklen ausgeführt
und anschließend vier clk60 Taktzyklen nicht ausgeführt wird?

Gruß Jörn

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.