MACHXO3 mit 1,2 V, VCore und VCCIO

[Thomas (Gast)]

Hallo,

ich habe in letzter Zeit nach FPGAs oder CPLDs gesucht.
Für mein Vorhaben einer einfachen Steuerung wäre ein MACHXO3, z.B. 
LCMXO3LF-4300E-5UWG81CTR1K im WLCSP-81 Gehäuse perfekt geeignet.

Allerdings sind diese mit geeignet vielen LUTs nur mit 1.2 V verfügbar, 
meine restliche Peripherie ist aber auf 3.3 V ausgelegt. Die 
Input-Signale wären kein Problem, da ich sowieso einen Pulldown 
verwenden möchte und einfach herunterteilen könnte. Für die Ausgänge 
würde ich aber ungerne Pegelwandler nutzen wollen.

Für mich geht aus dem Datenblatt nicht zu 100 % hervor, ob es nicht doch 
gestattet ist, die VCCIO-Pins mit 3.3 V zu versorgen und nur den VCore 
mit 1.2 V.
Die Schaltpläne der EVAL-Boards verraten mir leider auch nicht viel 
darüber und ich frage mich, wieso bei diesen 3.3 V mit den 1.2 V über 
Widerstände zusammengeführt werden.


Viele Grüße
Thomas

[Tobias B. (Firma: www.elpra.de) (ttobsen)]

Schau dir mal die Tabelle in Kapitel 7 an:

https://www.latticesemi.com/view_document?document_id=50125

VCCIO sit die Bankspannung, die muss passend zu deinem gewuenschten IO 
Standart gewaehlt werden. Wenn du 3.3V Pegel an den I/Os brauchst, dann 
musst du VCCIO auch mit 3.3V versorgen.

Du bist also auf dem richtigen Pfad. :-)

[FPGua (Gast)]

Bist du sicher, dass du einen Baustein im CSP-Package benutzen willst?